[发明专利]包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3D互连结构

权利要求书

1.一种3D互连结构，包括：

半导体衬底，其具有前表面和后表面；

过孔，其穿过所述半导体衬底在所述前表面和所述后表面之间延伸；以及

单镶嵌再分布层(RDL)，其形成在所述后表面之上。

2.如权利要求1所述的3D互连结构，还包括设置在所述后表面和所述RDL之间的钝化层。

3.如权利要求2所述的3D互连结构，其中所述钝化层包括碳化硅或氮化硅。

4.如权利要求3所述的3D互连结构，其中所述过孔还包括：

绝缘衬层，其形成在所述半导体衬底中的过孔开口的侧表面上；

连续阻挡层，其形成在所述过孔开口的底表面上，并形成在所述绝缘衬层上，所述绝缘衬层形成在所述过孔开口的侧表面上；以及

导电金属，其填充所述过孔开口的总体积。

5.如权利要求4所述的3D互连结构，其中所述单镶嵌RDL还包括：

阻挡层，其形成在介电层中的沟槽开口的侧表面上，其中所述沟槽开口暴露所述钝化层和所述过孔；以及

导电金属，其填充所述沟槽开口的总体积。

6.如权利要求3所述的3D互连结构，还包括：

接合焊盘的阵列，其按一连串的行和列的形式布置在所述后表面之上；

穿硅过孔(TSV)的阵列，其布置在所述后表面之下，使得所述TSV的阵列不在所述接合焊盘的阵列的正下方；以及

多个RDL，其在两行所述接合焊盘之间延伸，从而将所述两行中的一行连接到所述TSV的阵列中的对应数量的TSV。

7.如权利要求6所述的3D互连结构，其中所述两行接合焊盘分隔开10μm到500μm的间距。

8.一种3D封装，包括：

基部衬底；以及

芯片叠层，其形成在所述基部衬底之上；

其中所述芯片叠层包括芯片，所述芯片包括：

半导体衬底，其具有前表面和后表面；

过孔，其在所述半导体衬底的所述前表面和所述后表面之间延伸；以及

单镶嵌再分布层(RDL)，其形成在所述后表面之上。

9.如权利要求8所述的3D封装，其中所述芯片是逻辑芯片。

10.如权利要求9所述的3D封装，还包括系统，所述系统包括通信地耦合到所述3D封装的总线。

11.如权利要求9所述的3D封装，其中所述逻辑芯片还包括：

接合焊盘的阵列，其按一连串的行和列的形式来布置在所述后表面之上；

穿硅过孔(TSV)的阵列，其布置在所述后表面之下，使得所述TSV的阵列不在所述接合焊盘的阵列的正下方；以及

多个RDL，其在两行所述接合焊盘之间延伸，从而将所述两行中的一行连接到所述TSV的阵列中的对应数量的TSV。

12.如权利要求11所述的3D封装，其中所述接合焊盘的阵列与存储器芯片的接合焊盘的对应阵列耦合。

13.一种形成3D互连结构的方法，包括：

在器件晶片的后表面之上形成蚀刻停止层，所述器件晶片具有从所述器件晶片的所述后表面延伸到前表面的过孔；

在所述蚀刻停止层之上形成介电层；

在所述介电层和蚀刻停止层中形成沟槽开口以暴露所述过孔；

使用导电金属填充所述沟槽开口的总体积，以形成包括接合焊盘的再分布层(RDL)，其中所述过孔不在所述接合焊盘的正下方；以及

在所述接合焊盘之上形成导电凸块。

14.如权利要求13所述的方法，在形成所述蚀刻停止层之前：

在所述器件晶片的所述后表面之上形成钝化层，其中所述钝化层包括碳化硅或氮化硅；

在所述器件晶片中在所述器件晶片的所述后表面和前表面之间形成过孔开口；

在所述过孔开口内并在所述钝化层之上形成阻挡层；

采用导电金属填充所述过孔开口的总体积；

从所述钝化层之上移除所述阻挡层和所述导电金属的覆盖层，以形成所述过孔。

15.如权利要求14所述的方法，还包括将绝缘衬层沉积在所述过孔开口的侧表面和底表面上。