[发明专利]包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3D互连结构

说明书

发明领域

本发明涉及三维(3D)封装，且更具体地涉及穿硅过孔(TSV)到3D封装中的集成。

背景技术

3D封装作为朝着片上系统(SOC)和封装中系统(SIP)的微电子发展的解决方案而出现。特别是，具有TSV的3D倒装芯片结构具有被广泛采用的潜力。TSV3D封装通常包含两个或多个垂直堆叠的芯片，穿过硅衬底的过孔代替边缘布线，以在每个芯片上的电路元件之间创建电连接。

联合电子器件工程委员会(JEDEC)当前正发展WideIO标准，其为逻辑到存储器界面界定芯片到芯片接合焊盘(landing pad)界面。照惯例，TSV的物理位置位于芯片上的接合焊盘位置的正下方，芯片占据很多基板面。这意味着所有其它电路布置在TSV位置周围。

在TSV处理期间，TSV的阵列通过变薄的器件晶片来形成。常规TSV结构使用二氧化硅或聚合物作为在变薄的器件晶片的后侧上的绝缘体材料。这些材料不是密封的，且不在变薄的器件晶片的后侧上提供坚固的钝化层。

附图说明

图1-25是根据本发明的实施例使用单镶嵌处理来制造3D互连结构的方法的横截面侧视图。

图26是根据本发明的实施例的3D互连结构的示意性顶视图。

图27是根据本发明的实施例的实现TSV的3D封装的侧视图。

图28示出根据本发明的实施例的系统。

图29示出根据本发明的实施例的计算设备。

具体实施方式

在各种实施例中，描述了3D互连结构和制造3D互连结构的方法。然而，可在没有这些特定细节中的一个或多个的情况下或结合其它已知的方法和材料来实践某些实施例。在下面的描述中，阐述了很多特定的细节，例如特定的材料和过程等，以便提供对本发明的彻底理解。在其它实例中，没有特别详细地描述公知的封装过程和制造技术，以便没有必要地使本发明不清楚。在整个说明书中对“实施例”或“一个实施例”的提及意味着结合这些实施例描述的特定特征、结构、材料或特性包括在本发明的至少一个实施例中。因此，短语“在实施例中”或“在一个实施例中”在整个说明书中的不同地方的出现不一定都指本发明的同一实施例。此外，特定特征、结构、材料或特性可在一个或多个实施例中以任何合适的方式来组合。

如本文使用的术语“在…之上”、“到”、“在…之间”和“在…上”可以指一层相对于其它层的相对位置。在另一层“之上”或接合“到”另一层的一层可以与另一层直接接触或可具有一个或多个中间层。在层“之间”的一层可直接与这些层接触或可具有一个或多个中间层。相反，在第二层上的第一层与该第二层接触。

在一方面，本发明的实施例描述将穿硅过孔(TSV)与极细间距单镶嵌型后侧金属再分布层(RDL)组合的3D互连结构和过程。这个特定的组合可允许TSV的物理位置与芯片到芯片接合焊盘位置去耦，因而提供较大的电路布局灵活性。以这种方式，多个迹线可在相邻的接合焊盘行或列之间延伸。例如，多个迹线可在分隔开10μm–500μm的间距的相邻的接合焊盘行或列之间延伸。本发明的实施例可实现气封的3D互连结构和比可通过抗蚀剂方法利用板所完成的更细间距RDL架构，并允许铜金属的使用，这对于利用相减蚀刻过程来产生铝RDL线而言是不可能的。

在另一方面，本发明的实施例描述使后侧RDL与变薄的器件晶片的体半导体(例如硅)分离的氮化硅或碳化硅钝化层。氮化硅或碳化硅钝化层可提供密封阻挡层，其保护变薄的器件晶片的后侧在TSV和RDL处理期间免受迹线金属和湿气污染。此外，后侧钝化层材料在单镶嵌过程中是有用的，因为钝化层材料也可在氧化物槽蚀刻期间充当蚀刻停止层，以形成后侧RDL，其允许氧化物沟槽蚀刻包括大量过蚀刻，而并不使相当大量的钝化层也在单镶嵌处理期间被移除。此外，后侧钝化层材料(例如氮化硅或碳化硅)可具有比TSV阻挡层材料(例如钽(Ta)、钛(Ti)、氮化钽(TaN)或氮化钛(TiN))明显更低的移除速率，使得钝化层在不使相当大量的钝化层被移除的情况下允许大量过抛光被并入到TSV阻挡层化学机械抛光(CMP)步骤中。为阻挡层材料(例如Ta、Ti、TaN、TiN)的移除而设计的常见的市场上可买到的阻挡层CMP研磨液(slurry)也被设计来移除氧化物(例如二氧化硅)。因此，在一些实施例中，当移除TSV之间的TSV阻挡层时，可利用由氮化硅或碳化硅形成的钝化层作为抛光停止层，从而保护TSV结构的完整性。