[发明专利]使用前缀对ISA指令的标志非修改扩展

权利要求书

1.一种方法，包括：

响应于在处理器中接收到的具有前缀和操作码的指令，由所述处理器的执行单元，基于所述操作码，执行所述指令；以及

基于所述指令的所述前缀，防止所述执行单元修改所述处理器的标志寄存器。

2.如权利要求1所述的方法，还包括：

从所述指令中提取所述前缀；以及

基于所述前缀，并考虑所述处理器的能力，判断所述指令是否有效，其中只有在所述指令有效的情况下，所述执行单元才执行所述指令。

3.如权利要求2所述的方法，其特征在于，判断所述指令是否有效包括考虑标识所述处理器的类型的处理器标识符，检查所述前缀的一个或多个比特的值。

4.如权利要求2所述的方法，还包括，基于所述处理器的所述能力，如果所述前缀的一个或多个比特匹配预定的比特模式，则生成指出所述指令无效的异常。

5.如权利要求1所述的方法，还包括：

如果所述前缀的一个或多个比特匹配第一预定的比特模式，则防止所述执行单元修改所述标志寄存器；以及

如果所述前缀的一个或多个比特匹配第二预定的比特模式，则允许所述执行单元修改所述标志寄存器。

6.如权利要求1所述的方法，其特征在于，所述指令的所述操作码表示整数操作，该整数操作在执行时，通常将修改所述标志寄存器。

7.如权利要求1所述的方法，其特征在于，当所述操作码包括由所述处理器支持的矢量指令时，所述前缀表示矢量长度。

8.一种处理器，包括：

接收并解码具有前缀和操作码的指令的指令解码器；

基于所述操作码来执行所述指令的执行单元；以及

基于所述指令的所述前缀，防止所述执行单元修改所述处理器的标志寄存器的标志修改覆盖逻辑。

9.如权利要求8所述的处理器，其特征在于，所述指令解码器从所述指令中提取所述前缀，并基于所述前缀，并考虑所述处理器的能力，判断所述指令是否有效，其中只有在所述指令有效的情况下，所述执行单元才执行所述指令。

10.如权利要求9所述的处理器，其特征在于，所述指令解码器考虑标识所述处理器的类型的处理器标识符，检查所述前缀的一个或多个比特的值。

11.如权利要求9所述的处理器，其特征在于，基于所述处理器的所述能力，如果所述前缀的一个或多个比特匹配预定的比特模式，则所述指令解码器生成指出所述指令无效的异常。

12.如权利要求8所述的处理器，其特征在于，所述标志修改覆盖逻辑将

如果所述前缀的一个或多个比特匹配第一预定的比特模式，则防止所述执行单元修改所述标志寄存器，以及

如果所述前缀的一个或多个比特匹配第二预定的比特模式，则允许所述执行单元修改所述标志寄存器。

13.如权利要求8所述的处理器，其特征在于，所述指令的所述操作码表示整数操作，该整数操作在执行时，通常将修改所述标志寄存器。

14.如权利要求8所述的处理器，其特征在于，当所述操作码包括由所述处理器支持的矢量指令时，所述前缀表示矢量长度。

15.一种系统，包括：

互连；

处理器，所述处理器耦合到所述互连以接收并解码具有前缀和操作码的指令，基于所述操作码，执行所述指令，并基于所述指令的所述前缀，防止所述处理器对标志寄存器的修改；以及

耦合到所述互连的动态随机存取存储器(DRAM)。

16.如权利要求15所述的系统，其特征在于，所述处理器将从所述指令中提取所述前缀，并基于所述前缀，并考虑所述处理器的能力，判断所述指令是否有效，其中只有在所述指令有效的情况下，所述处理器才执行所述指令。

17.如权利要求16所述的系统，其特征在于，所述处理器考虑标识所述处理器的类型的处理器标识符检查所述前缀的一个或多个比特的值。

18.如权利要求16所述的系统，其特征在于，基于所述处理器的所述能力，如果所述前缀的一个或多个比特匹配预定的比特模式，则所述处理器生成指出所述指令无效的异常。