[发明专利]在栅绕式架构中的锗和III‑V纳米线及纳米带的CMOS实现

权利要求书

1.一对半导体器件，包括：

布置在衬底之上的第一纳米线，其中，所述第一纳米线的纵向长度还包括：

IV族半导体材料的第一沟道区；

与所述第一沟道区电耦合的第一源极区和第一漏极区；

第一栅极堆叠体，其包括同轴地完全环绕在所述第一沟道区周围的栅极绝缘体和栅极导体；以及

布置在所述衬底之上的第二纳米线，所述第二纳米线还包括：

III-V族半导体材料的第二沟道区；

与所述第二沟道区电耦合的第二源极区和第二漏极区；以及

第二栅极堆叠体，其包括同轴地完全环绕在所述第二沟道区周围的栅极绝缘体和栅极导体。

2.如权利要求1所述的一对半导体器件，其中，所述第一源极区和第一漏极区是p型，且其中，所述第二源极区和第二漏极区是n型，以使该对半导体器件变得互补。

3.如权利要求1所述的一对半导体器件，其中，所述IV族半导体材料基本上由锗(Ge)组成。

4.如权利要求1所述的一对半导体器件，其中，所述第一沟道区的纵向轴布置在所述衬底之上的第一距离处，且其中，所述第二沟道区的纵向轴布置在所述衬底之上的第二距离处，所述第二距离不同于所述第一距离。

5.如权利要求1所述的一对半导体器件，其中，所述第二距离至少等于所述第一距离加上所述第一沟道区沿着垂直于所述衬底的方向的厚度后的和。

6.如权利要求1所述的一对半导体器件，其中，所述第一纳米线布置在纳米线的第一垂直堆叠体内，其中，在所述第一垂直堆叠体中的每个纳米线具有基本上由所述IV族材料组成的沟道区，且其中，在所述第一垂直堆叠体中的两个相邻纳米线在沿着所述纵向长度的位置处通过不同于所述IV族材料的中间结晶半导体材料物理地接合。

7.如权利要求6所述的一对半导体器件，其中，所述中间结晶半导体材料布置在相邻于第一栅极堆叠体的隔片区内。

8.如权利要求6所述的一对半导体器件，其中，所述中间结晶半导体材料是所述III-V族半导体材料。

9.如权利要求8所述的一对半导体器件，其中，所述第二纳米线布置在纳米线的第二垂直堆叠体内，其中，在所述第二垂直堆叠体中的每个纳米线具有基本上由所述III-V族半导体材料组成的沟道区，且其中，在所述第二垂直堆叠体中的两个相邻纳米线在沿着所述纵向长度的位置处通过不同于所述III-V族半导体的第二中间结晶半导体材料物理地接合。

10.如权利要求9所述的一对半导体器件，其中，所述中间结晶半导体材料是所述III-V族半导体材料，且其中所述第二中间结晶半导体材料是所述IV族半导体材料。

11.如权利要求10所述的一对半导体器件，其中，在所述第一垂直堆叠体中的两个相邻纳米线和在所述第二垂直堆叠体中的两个相邻纳米线在沿着所述纵向长度的位置处通过不同于所述IV族半导体材料或所述III-V族半导体材料的第三中间结晶半导体材料物理地接合。

12.如权利要求11所述的一对半导体器件，其中，所述第三中间结晶半导体材料是IV族半导体材料。

13.如权利要求12所述的一对半导体器件，其中，所述第三中间结晶半导体材料是SiGe。

14.一对互补晶体管，包括：

布置在衬底之上的p型晶体管，其中，纵向长度的所述p型晶体管还包括：

IV族半导体材料的第一沟道区；

与所述第一沟道区电耦合的p型源极区和漏极区；

第一栅极堆叠体，其包括同轴地完全环绕在所述第一沟道区周围的栅极绝缘体和栅极导体；以及

布置在所述衬底之上的n型晶体管，其中，纵向长度的所述n型晶体管还包括：

III-V族半导体材料的第二沟道区；

与所述第一沟道区电耦合的n型源极区和漏极区；以及

第二栅极堆叠体，其包括同轴地完全环绕在所述第二沟道区周围的栅极绝缘体和栅极导体。

15.所述对半导体器件，其中，所述IV族半导体材料基本上由锗(Ge)组成，且其中，所述III-V族半导体材料基本上由GaAs、InAs、InP和III-N族中的一种组成。