[发明专利]用于时钟选通的机制

权利要求书

1.一种用于管理时钟信号的分布的设备，包括：

时钟生成电路，用于通过时钟信号分布网络提供时钟信号；

所述时钟信号分布网络内的多个选通元件，所述选通元件用于禁用到所述时钟信号分布网络的一个或更多个部分的所述时钟信号；

数字锁定环路DLL，所述数字锁定环路通过定期接收所述时钟信号，在所述时钟信号被禁用时保持设置而不跟踪;

其中所述时钟信号分布网络至少包括接口连接用于携带所述时钟信号，另外其中所述接口连接是在第一管芯与第二管芯之间的接口的一部分，包括：

在所述第一管芯上的第一组单端传送电路；

在所述第二管芯上的第一组单端接收器电路，其中所述接收器电路没有端接并且没有均衡；以及

在所述第一组传送电路与所述第一组接收器电路之间的多个传导线路，其中所述多个传导线路的长度是匹配的。

2.如权利要求1所述的设备，其中对应于所述DLL定期接收所述时钟信号的时期是可配置的。

3.如权利要求1所述的设备，其中所述时钟信号分布网络安装在集成电路封装内。

4.如权利要求1所述的设备，其中所述选通元件提供全局级别的时钟选通。

5.如权利要求1所述的设备，其中所述选通元件允许用于数据传送的时钟信号并且以其它方式选通所述时钟信号。

6.如权利要求5所述的设备，其中用于所述数据传送的所述时钟信号包括前置码时钟脉冲、有效数据时钟脉冲和后置码时钟脉冲。

7.如权利要求1所述的设备，其中所述时钟生成电路包括锁相环PLL。

8.如权利要求7所述的设备，其中所述多个选通元件包括：

第一级别的选通元件，耦合以禁用到所述第一组单端传送电路的所述时钟信号；以及

第二级别的选通元件，耦合以禁用到所述第一组单端接收器电路接收的线路的集群内的一个或更多个线路的所述时钟信号。

9.如权利要求8所述的设备，还包括在一个或更多个所述接收器电路内的子选通元件，用于生成选择数量的时钟脉冲以写和增大接收缓冲器。

10.如权利要求8所述的设备，还包括在一个或更多个所述接收器电路内的子选通元件，用于在对应于有效数据的时钟脉冲之前生成选择数量的时钟脉冲。

11.如权利要求8所述的设备，其中所述第一管芯、所述第二管芯和所述多个传导线路全部布置在单个集成电路封装内。

12.如权利要求1所述的设备，还包括：

处理器核，耦合到所述时钟信号分布网络以接收所述时钟信号；

与处理器核耦合的触摸屏接口。

13.一种平板计算装置，包括：

时钟生成电路，用于通过集成电路封装内的时钟信号分布网络提供时钟信号；

所述时钟信号分布网络内的多个选通元件，所述选通元件用于禁用到所述时钟信号分布网络的一个或更多个部分的所述时钟信号；

处理器核，耦合到所述时钟信号分布网络以接收所述时钟信号；

与处理器核耦合的触摸屏接口；以及

在所述时钟信号被禁用时保持设置而不跟踪的数字锁定环路DLL；

其中所述时钟信号分布网络至少包括接口连接用于携带所述时钟信号，另外其中所述接口连接是在第一管芯与第二管芯之间的接口的一部分，包括：

在所述第一管芯上的第一组单端传送电路；

在所述第二管芯上的第一组单端接收器电路，其中所述接收器电路没有端接并且没有均衡；以及

在所述第一组传送电路与所述第一组接收器电路之间的多个传导线路，其中所述多个传导线路的长度是匹配的。

14.如权利要求13所述的平板计算装置，其中所述时钟生成电路包括锁相环PLL。

15.如权利要求13所述的平板计算装置，其中所述多个选通元件包括：

第一级别的选通元件，耦合以禁用到所述第一组单端传送电路的所述时钟信号；以及

第二级别的选通元件，耦合以禁用到所述第一组单端接收器电路接收的线路的集群内的一个或更多个线路的所述时钟信号。