[发明专利]用于工艺优化的相位调谐的技术

说明书

背景技术

如已知的，当制造集成电路时，一般使用光刻法。该工艺通常包括在半导体晶片的表面上涂覆光致抗蚀剂层，以及接着照射光穿过具有期望图案的掩模并将光聚焦到光敏光致抗蚀剂中。掩模一般具有铬的不透光(不透明)区和石英的透光(透明)区。然后来自光源(例如紫外或深紫外光等)并经由光学透镜系统聚焦的辐射被施加到掩模。在任何这样的情况下，光穿过透明掩模区并暴露光致抗蚀剂层的相应区，且被不透明掩模区阻挡以维持光致抗蚀剂层的其它部分不暴露。根据所使用的特定工艺，可接着移除光致抗蚀剂层的被暴露或未暴露区，从而将图案化的抗蚀剂层留在晶片上，这转而允许晶片的随后处理，例如蚀刻、沉积和其它典型半导体工艺。

使能具有相对好的对比度的较小的最小器件尺寸的一种常规技术通常被称为交替相移掩模(APSM)。APSM利用由于光穿过两个相邻的透明掩模区而引起的破坏性干涉来在光致抗蚀剂层上建立未暴露区域。简言之，穿过并离开透明掩模区的光波的相位是掩模厚度的函数，所以相邻掩模区的掩模厚度可被选择性地改变，使得从那些相邻区离开的光是异相的，这引起破坏性干涉(例如，其中从一个相邻区离开的光波具有与从另一相邻区离开的光波的相位异相的相位，且该波因此彼此抵消或否则产生减小的振幅的组合波)。因为光致抗蚀剂材料对光的强度是有响应的，未暴露区域将在光致抗蚀剂层上在不同厚度的透明区是相邻的地方形成。其它掩模技术(例如无铬相移光刻法(CPL))也可用于在穿过掩模的一些部分的光相对于穿过掩模的其它部分的光之间引入相位偏移。

附图说明

图1a和1b示意性示出配置有定相掩模特征的CPL掩模。

图2a示意性示出典型光刻工具。

图2b示意性示出图2a所示的光刻工具的示例性掩模的自上而下视图。

图2c示意性示出示例性衬底的自上而下视图，该衬底在其上具有根据图2b所示的掩模而图案化的光致抗蚀剂层。

图3示出根据本发明的实施例的用于对光刻掩模进行相位调谐以用于工艺优化的方法。

图4示出根据本发明的实施例的给定掩模布局的各种特征的关键尺寸(CD)离焦(through focus)的模拟结果。

图5a和5b每个分别示出根据本发明的实施例的对两个相位深度的大布局测试集的离焦分析的概述，其中每个点代表布局中的一个特征，x轴是离在目标散焦处的CD的正散焦CD偏差，而y轴是离在目标散焦处的CD的负散焦CD偏差。

图6a和6b示出根据本发明的实施例的显示探究可用的设计规则空间的多个布局的大测试集的例子。

图6c示出根据本发明的实施例的可由模拟程序在合理量的时间内准确地处理的小测试集的例子。

图7示出计算系统，其实施有使用根据本发明的实施例优化的光刻掩模而形成的一个或多个集成电路结构或器件。

具体实施方式

提供了用于确定将光刻掩模的定相区制造得多么厚或多么深的技术。所述技术可用于给出最佳图案化。虽然可在形成任何光刻掩模时使用所述技术，它们当所蚀刻的掩模特征或膜的尺寸以暴露系统的光的波长的规模(或更小)时和当亚分辨率辅助特征存在时是特别有用的。

一般概述

如前面解释的，存在各种光刻掩模技术，例如CPL和APSM，其中将整个掩模中的相位差用于提高空间图像质量。在这样的情况下，通过蚀刻石英或通过添加膜来设计掩模，以便在穿过掩模的一些部分的光相对于穿过掩模的其它部分的光之间引入相位差。在各种波之间的破坏性干涉提高了空间图像对比度。当定相特征的尺寸与暴露系统的光的波长比较是大的且光源是相干的时，估计最大化空间图像对比度所必需的所需的石英蚀刻深度或施加膜的厚度通常很简单。在这样的情况下，膜和石英的光学特性可用于计算将在相位延迟光和非延迟光之间引入180o相位偏移的膜厚度或蚀刻深度。然而对于很多掩模布局，所蚀刻的掩模特征或膜的尺寸以光的波长的规模或更小，且当定相亚分辨率辅助特征存在时，由于例如大量衍射出现、在紧密间隔的相位边缘之间的交互作用和归因于三维掩模效应的焦点移动，这样的相位计算不再是有效的。此外，因为一些相移技术(例如CPL)使用强离轴照明，光以大的倾斜角撞击在掩模上，这使得难以通过简单的方式来确定最佳相位深度。