[发明专利]FPGA互联装置及方法无效
| 申请号： | 201210000671.9 | 申请日： | 2012-01-04 |
| 公开（公告）号： | CN102567587A | 公开（公告）日： | 2012-07-11 |
| 发明（设计）人： | 于岗 | 申请（专利权）人： | 青岛海信信芯科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 王莹 |
| 地址： | 266100 山*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | fpga 装置 方法 | ||
1.一种FPGA互联装置，其特征在于，所述装置包括：通过高速互联接口互联的两块FPGA；其中，
每块FPGA中内置有接收功能模块和发送功能模块；每块FPGA中要发送的信号集中成一组连接发送功能模块、要接收的信号集中成另一组连接接收功能模块；每块FPGA的发送功能模块通过一个高速互联接口连接到另一块FPGA的接收功能模块。
2.根据权利要求1所述的装置，其特征在于，所述高速互联接口为高速串行接口。
3.根据权利要求1所述的装置，其特征在于，每块FPGA中要发送的信号和要接收的信号采用慢速时钟域，高速互联接口中传输的信号采用高速时钟域。
4.根据权利要求1所述的装置，其特征在于，每块FPGA中要发送的信号通过连接线或数据发送通道连接发送功能模块；每块FPGA中要接收的信号通过连接线或数据接收通道连接接收功能模块。
5.一种FPGA互联方法，其特征在于，所述方法包括步骤：
确定两块FPGA之间需要传递的信号，将信号分为接收和发送两个方向的信号；
在两FPGA内部引入高速收发功能模块；
源FPGA发送信号时，对信号进行采样和并串转换，将最终得到的高速串行信号在高速互联接口上进行发送；
目标FPGA接收所述高速串行信号，进行串并转换将信号一一还原，将还原后信号送到目标FPGA内部的功能模块中使用。
6.根据权利要求5所述的方法，其特征在于，在SOC的FPGA验证初期，确定需要进行分割的功能模块，根据功能模块的分割确定两块FPGA之间需要传递的信号。
7.根据权利要求5所述的方法，其特征在于，使用FPGA内置的LVDS接口实现所述高速收发功能模块。
8.根据权利要求5所述的方法，其特征在于，并串转换时信号从慢速时钟域转换到高速时钟域，串并转换信号从高速时钟域转换到慢速时钟域。
9.根据权利要求5所述的方法，其特征在于，通过高速互联接口进行传输的信号是一组时序相关性不强的信号。
10.根据权利要求8所述的方法，其特征在于，采用双时钟沿采样的方式进行所述并串转换和所述串并转换。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于青岛海信信芯科技有限公司，未经青岛海信信芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210000671.9/1.html，转载请声明来源钻瓜专利网。
