[发明专利]FPGA互联装置及方法

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种FPGA互联装置及方法。

背景技术

半导体产业进入超深亚微米乃至纳米加工时代后，在单一集成电路芯片上就可以实现一个复杂的电子系统，诸如手机芯片、数字电视芯片、DVD芯片等。随着工艺的进步，更多的功能都可望在单一芯片上实现。SOC(System on Chip，片上系统，或称系统级芯片)技术正是在集成电路(IC)向集成系统(IS)转变的大方向下产生的，随着半导体工艺技术的发展，IC设计者能够将愈来愈复杂的功能集成到单硅片上。由于SOC可以充分利用已有的设计积累，显著地提高了单一CPU的设计能力和集成能力，因此得到了迅速的发展。

SOC通常使用FPGA(Field Programmable Gate Array，现场可编程门阵列)实现逻辑功能模块的定制，因而SOC开发过程中必须进行FPGA功能验证。但随着SOC逻辑规模越来越大，单颗FPGA很难放下一个完整的SOC设计，因此在FPGA验证的时候，必须进行功能分割，将SOC的功能分别放在两颗或是更多FPGA中进行验证。如图1所示，现有技术中，当在SOC中实现两块FPGA互联时，通常使用多根信号线来直接互联，即如果从FPGA_1到FPGA_2需要发送多类信号(Signal_0到Signal_i)并接收多类信号(Signal_j到Signal_n)，则使用n根信号线分别发送和接收各类信号。

SOC的这种设计和验证方式对于多个FPGA之间的互联提出了一定要求，FPGA的管脚数量和互联线的长短(时序影响)等因素均会影响SOC的性能或是验证效率。并且在进行FPGA验证的时候需要建立工程，做详细的管脚划分，管脚位置约束等，由于管脚数目众多、走线复杂，该工作很容易引入错误。

在实现本发明过程中，发明人发现，上述互联方式存在以下缺点：在两块FPGA的互联工程中需要分别对使用到的管脚进行位置约束，并且需要在硬件上提供足够多的硬件互联管脚才能实现；对于一些时序要求比较高的接口，还需要对硬件互联线的走线提出要求，这些互联结构的布局设计复杂，在工程上难以实现，且极易发生错误。

此外，在中国专利公开文献CN102116841A中虽然公开了一种基于模型量化的FPGA互联结构评估方法，该方法主要通过遍历搜索大规模的FPGA互联结构空间来提取量化指标用于评价，从而在保证准确性的情况下加快了评估速度。但是该方法只是在确定互联结构后对其进行评价，而无法对互联结构做出有效的改进。

发明内容

(一)要解决的技术问题

针对上述缺点，本发明为了解决现有技术中FPGA互联结构复杂的问题，提供了一种FPGA互联装置及方法。

(二)技术方案

为了解决上述技术问题，一方面，本发明提供了一种FPGA互联装置，所述装置包括：通过高速互联接口互联的两块FPGA；其中，每块FPGA中内置有接收功能模块和发送功能模块；每块FPGA中要发送的信号集中成一组连接发送功能模块、要接收的信号集中成另一组连接接收功能模块；每块FPGA的发送功能模块通过一个高速互联接口连接到另一块FPGA的接收功能模块。

另一方面，本发明还同时提供了一种FPGA互联方法，所述方法包括步骤：

确定两块FPGA之间需要传递的信号，将信号分为接收和发送两个方向的信号；

在两FPGA内部引入高速收发功能模块；

源FPGA发送信号时，对信号进行采样和并串转换，将最终得到的高速串行信号在高速互联接口上进行发送；

目标FPGA接收所述高速串行信号，进行串并转换将信号一一还原，将还原后信号送到目标FPGA内部的功能模块中使用。

(三)有益效果

在本发明的技术方案中，由于使用高速互联接口实现FPGA的互联，节省了FPGA互联结构中的信号线数目和管脚数目，降低了SOC设计时FPGA安装管脚设计的复杂度，降低了SOC验证时管脚划分、管脚位置约束的实现难度，提高了SOC设计效率和速度，并使得SOC验证实现的速度和准确性得到提升。此外，由于减少了两块FPGA互联之间的走线，使走线简洁明了，方便了SOC的硬件布局设计和错误排查。

附图说明

图1为现有技术中FPGA互联结构示意图；

图2为本发明的实施例中FPGA互联装置的结构示意图；

图3为本发明的实施例中FPGA互联时进行信号转换的示意图。

具体实施方式