[发明专利]一种应用于MOSFETs器件的超高速Id-Vg测试方法

说明书

技术领域

本发明属于金属氧化物半导体晶体管（MOSFET）测试技术领域，具体涉及一种用于高性能MOSFET晶体管器件的I_d-V_g测试方法。

背景技术

随着集成电路中的晶体管尺寸缩小到32 nm节点以下，有关小尺寸器件技术的探索愈发迫切。要实现器件的进一步等比例缩小，必须通过采用新的材料、工艺或新的器件结构来解决现存制约发展的因素，才能提高晶体管的性能。从Intel公司列出的未来集成电路技术的发展方向中看出，采用新的沟道材料，如III-V族化合物半导体，能有效地提升沟道的载流子迁移率，从而提高集成电路的工作速度，有望在16nm技术节点以下的工艺中。然而，对于各种高工作电流性能MOSFET器件的可靠性测试来说，例如基于III-V族半导体、Ge、石墨烯、各种纳米管、线等结构的MOSFETs，偏压温度引起的不稳定性、高介电常数（high-k）栅介质材料特性无一不与半导体沟道内载流子被介质缺陷快速捕获的活动相关。实际上，载流子被栅介质氧化层或界面缺陷快速捕获而导致的载流子复合问题是影响MOSFET性能的一个非常重要的因素，例如阈值电压的不稳定性、沟道载流子迁移率变差。

根据界面陷阱与表面载流子能量位置的差距，一般认为界面陷阱捕获释放载流子时间（反比于捕获界面系数）大约在纳秒级至微秒级。由界面陷阱推及高介电氧化层陷阱，其捕获释放载流子的时间大约在微秒级以上。传统的直流电流电压测试方法通过线性扫描电压测得对应的电流信号从而获得完整的电流-电压（I-V）信息。尽管仪器本身的时钟设置有很大差别，但是通常这一测试过程需要大约几秒钟。因此，直流电流电压测试方法难以完整反映出高工作电流性能的MOSFET器件中载流子与各种陷阱之间的传输活动。因而，急切需要通过可靠快速的测试系统获得准确的载流子活动信息。

利用快速I_d-V_g（器件的转移特性曲线）的方法来测试high-k介质层的陷阱很早就已经被提出来，有大量的文献采用此方法研究陷阱的快态以及慢态反应。快速I_d-V_g一般在MOSFET器件的栅极加载一个快速转换的脉冲信号。当栅极电压从低电平向高电平转换的过程中，由于时间足够短，器件沟道表面的电子还来不及被栅介质的陷阱捕获，从而获得沟道材料的本征电流特性。随着栅极电压转为高电平，栅介质的陷阱逐渐捕获了沟道电子且趋于稳定状态时，沟道表面电势因此而受到影响，使得沟道电流逐渐减小直至趋于稳定。 

然而，关于此方法的不足，尤其是应用于大面积的超高性能器件（如基于III-V族半导体、Ge、石墨烯、各种纳米管、线结构等MOSFETs器件）测量时，却很少有工作讨论。如果不对这些情况加以分析，而直接应用此方法往往会造成比较严重的误差，难以区分各种缺陷对器件性能的影响，有时甚至会得出错误的结论。为此，本发明方法提出了一种改进的快速I_d-V_g测试方法，以便应用在高电流性能MOSFETs晶体管上high-k栅介质可靠性方面的研究。

发明内容

本发明的目的在于提供一种能够精确测量高速MOSFET器件I_d-V_g特性的方法。

本发明的超高速I_d-V_g测试方法，针对在实际器件进行高频测试时，不再可忽略器件的位移电流信号，必须对该信号进行修正，以便精确地测量其上的high-k介质或界面处的缺陷对器件电学性能的影响。其特征在于对晶体管性能测试时的信号进行同步处理，以及对位移电流信号造成的误差进行修正。

所述的超高速I_d-V_g测试方法，是在测试回路中用一个接近晶体管开态电阻阻值的片状电阻代替待测晶体管，测得两路脉冲信号：栅极电压脉冲信号和漏极电流经过Op电流电压放大器放大后的电压信号，从而进行信号同步的修正。

所述的超高速I_d-V_g测试方法，是在同一实验平台上设置电源电压为零时，测得晶体管的位移电流信号，从而进行位移电流造成的误差修正。

所述的超高速I_d-V_g测试方法，具体步骤包括：    

（1）设计一个运算(Op)电流电压放大器。其放大倍数及带宽根据需要设定，如放大倍数为500，带宽为30 MHz 等；