[发明专利]基于rd‑的8b/10b解码电路

权利要求书

1.一种基于rd-的8b/10b解码电路，其特征在于：由6b预处理模块、4b预处理模块、基于rd-的5b/6b数据字符解码器、基于rd-的5b/6b控制字符解码器、基于rd-的3b/4b数据字符解码器、基于rd-的3b/4b控制字符解码器、数据合并模块以及两个异或模块构成；

外部输入数据为10比特数据，该10比特数据拆分为前6比特数据和后4比特数据，所述前6比特数据输入到所述6b预处理模块，所述后4比特数据输入到所述4b预处理模块；

一当前字符极性信号，分别输入到所述6b预处理模块和第一异或模块；该当前字符极性信号表示当前输入字符的极性，所述6b预处理模块在当前字符极性信号的控制下对所述前6比特数据进行预处理操作，并输出第一数据字符数据，第一控制字符数据和第一极性变化标示符信号；

第一异或模块用于对所述当前字符极性信号和所述第一极性变化标示符信号进行异或处理并输出第二字符极性信号；

所述第二字符极性信号分别输入到所述4b预处理模块和第二异或模块；所述4b预处理模块在第二字符极性信号的控制下对所述后4比特数据进行预处理操作，并输出第二数据字符数据，第二控制字符数据和第二极性变化标示符信号；

所述第二异或模块用于对所述第二字符极性信号和所述第二极性变化标示符信号进行异或处理，产生下一字符极性信号，并将所述下一字符极性信号对外输出；

所述第一数据字符数据输入到所述基于rd-的5b/6b数据字符解码器进行处理，并输出第一数据字符解码数据和第一数据字符解码标示符信号；

所述第一控制字符数据输入到所述基于rd-的5b/6b控制字符解码器进行处理，并输出第一控制字符解码数据和第一控制字符解码标示符信号；

所述第二数据字符数据输入到所述基于rd-的3b/4b数据字符解码器进行处理，并输出第二数据字符解码数据和第二数据字符解码标示符信号；

所述第二控制字符数据输入到所述基于rd-的3b/4b控制字符解码器进行处理，并输出第二控制字符解码数据和第二控制字符解码标示符信号；

所述第一数据字符解码数据、第一数据字符解码标示符信号、第一控制字符解码数据、第一控制字符解码标示符信号、第二数据字符解码数据、第二数据字符解码标示符信号、第二控制字符解码数据和第二控制字符解码标示符信号输入到所述数据合并模块，进行处理并输出一8比特的输出数据和一指示符信号。

2.如权利要求1所述的解码电路，其特征在于：所述6b预处理模块将所述前6比特数据转化成可进行rd-解码运算的数据，如果外部输入的所述当前字符极性信号为rd+，则将所述前6比特数据分别按照数据字符转化规则和控制字符转化规则从rd+域转化到rd-域，并将转化后产生的第一数据字符数据，第一控制字符数据分别送往基于rd-的5b/6b数据字符解码器和基于rd-的5b/6b控制字符解码器；如果外部输入的所述当前字符极性信号为rd-，则所述前6比特数据直接产生第一数据字符数据，第一控制字符数据，并分别送往基于rd-的5b/6b数据字符解码器和基于rd-的5b/6b控制字符解码器；在数据预处理过程中发生的极性变化情况，通过第一极性变化标示符信号输出。

3.如权利要求1所述的解码电路，其特征在于：所述4b预处理模块将所述后4比特数据转化成可进行rd-解码运算的数据，如果所述第二字符极性信号为rd+，则将所述后4比特数据分别按照数据字符转化规则和控制字符转化规则从rd+域转化到rd-域，并将转化后产生的第二数据字符数据，第二控制字符数据分别送往基于rd-的3b/4b数据字符解码器和基于rd-的3b/4b控制字符解码器；如果所述第二字符极性信号为rd-，则所述后4比特数据直接产生第二数据字符数据，第二控制字符数据，并分别送往基于rd-的3b/4b数据字符解码器和基于rd-的3b/4b控制字符解码器；在数据预处理过程中发生的极性变化情况，通过第二极性变化标示符信号输出。

4.如权利要求1所述的解码电路，其特征在于：所述基于rd-的5b/6b数据字符解码器是基于数据字符的rd-解码规则来进行5b/6b解码操作的解码器，所做的操作为：将所述第一数据字符数据按照数据字符的rd-解码规则来进行5b/6b解码，产生所述第一数据字符解码数据，而所述第一数据字符解码标示符信号则用来表示该解码操作是否成功。