[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，特别涉及ESD保护特性优越的ESD保护电路。

背景技术

作为ESD对策，现有技术提出了嵌入有ESD保护电路的各种半导体装置。典型方式是如图4(A)所示，通过在输入输出端子50和电源线51之间连接PN结二极管53，在输入输出端子50和接地线52之间连接PN结二极管54，在电源线51和接地线52之间连接PN结二极管55，来进行内部电路56的保护。

例如，即使在对电源线51施加了大的浪涌电压的情况下，通过采用高耐压PN结二极管55，也能因PN结二极管55的雪崩击穿(avalanche breakdown)而使ESD电流逃逸至接地线52。在雪崩击穿产生前不流过不需要的电流，电源噪声耐性也强。

在图4(B)中，用TLP电流I和TLP电压V表示浪涌电压和ESD电流之间的关系。关于TLP将后述。在为高耐压二极管的情况下，对雪崩击穿后的ESD电流的电阻大，如图4(B)的a所示的线那样，电流以平缓的斜率增大。因此，在该电阻的两端呈现的电压变大，从而难以完全保护内部电路。

即，在对电源线51施加了大的浪涌电压的情况下，PN结二极管55雪崩击穿，ESD电流向着接地线52流出。经该雪崩击穿的二极管55相对于ESD电流成为大的电阻，从而在电源线51和接地线52间产生高电压。

在电源线51和接地线52间生成的高电压将被直接施加到内部电路。其结果是，将引起构成该内部电路的设备的雪崩击穿等，针对ESD的安全设计变得困难。另外，由于涉及的高电压被施加到电源线51和接地线52间，因此会产生由寄生晶体管等产生的漏电流流过的不良状况。

为了应对该状况，若增大二极管的面积，则能降低电阻。其结果是，如图4(B)的b所示的线那样，电流变得易于流过，从而能使ESD电流迅速逃逸至接地线52。

然而，随着构成元件的微型化因高速化、小型化的需求等而进展，半导体装置的静电破坏耐性变弱，从而更加适当的ESD保护元件的采用变得不可或缺。在以下的专利文献1中公开了在内置作为高耐压元件的MOS型晶体管和作为低耐压元件的NPN双极晶体管的BiCMOS型集成电路中，以低耐压NPN晶体管作为ESD保护元件的内容和其间题点及解决方法。

另外，在专利文献2中公开了在电源线和接地线间取代PN结二极管而使用以电阻连接基极-发射极间的NPN双极晶体管来作为ESD保护元件的内容。在专利文献3中公开了在以MOS型晶体管作为ESD保护元件的情况下，降低其骤回特性(snapback)的触发电压，改善ESD保护特性的内容。此外，ESD意思是静电放电，是Electro-Static Discharge的简称。

另外，骤回特性还包含作为针对ESD脉冲等的设备的响应的、寄生元件的响应。例如，在使用高耐压PN结二极管作为电源线-接地线间的保护元件的情况下，将开始ESD保护的电压称为触发电压。在流过需要的ESD电流的情况下，若将在该PN结二极管的两端子间产生的电压设为低于破坏内部电路的电压，则保护内部电路不受ESD侵害。

专利文献

专利文献1：JP特开2006-128293号公报

专利文献2：JP特开平05-90481号公报

专利文献3：JP特开平06-177328号公报

如上所述，研究了在微型化进展的同时，保护内部电路不受ESD侵害的各种ESD保护电路。在上述专利文献1、2、3中，通过对构成ESD保护电路的保护元件的种类或其构造施加改良，来进行了ESD保护特性的改善。然而，在对保护元件本身进行研究的同时，通过它们来构成ESD保护电路，并通过对其构成的仔细琢磨来实现ESD保护特性的改善也是大的课题。

本发明的半导体装置，包括静电放电保护电路，所述半导体装置的特征在于，具备：RC定时器，其通过电阻元件和电容元件串联连接而构成；PMOS晶体管，其具备与所述RC定时器的所述电阻元件和所述电容元件之间的连接部连接的栅极电极、与所述电阻元件的与连接于所述电容元件的端子不同的端子连接的源极电极、以及与所述电容元件的与连接于所述电阻元件的端子不同的端子连接的漏极电极；和NMOS截止晶体管，其具备与所述PMOS晶体管的所述漏极电极连接的漏极电极、源极电极、以及与该源极电极连接的栅极电极。