[发明专利]一种NLDMOS器件及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种NLDMOS器件。本发明还涉及一种NLDMOS器件的制造方法。

背景技术

DMOS与CMOS器件结构类似，也有源、漏、栅等电极，但是漏端击穿电压高。DMOS主要有两种类型，垂直扩散金属氧化物半导体场效应管VDMOSFET和横向扩散金属氧化物半导体场效应管LDMOSFET。在高压功率集成电路中常采用高压LDMOS满足耐高压、实现功率控制等方面的要求，常用于射频功率电路。LDMOS与晶体管相比，在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面优势很明显。LDMOS由于更容易与CMOS工艺兼容而被广泛采用。

在BCD工艺中，DMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低导通电阻的要求，DMOS的本底区和漂移区的条件往往无法与CMOS现有的工艺条件共享。其主要原因是，DMOS在高耐压的情况下，需要漂移区的掺杂浓度低，从而实现在漏端有高压偏置时，漂移区全部耗尽来增加漏端到本底之间的耗尽区宽度来分压，并产生平坦的电场分布，使一次击穿电压得以提高。CMOS的要求则是P阱(相对于NMOS)或N阱(相对于PMOS)的浓度要高，这样可以提高器件与器件之间的隔离耐压和抑制Latch-up(闩锁)效应。如图1所示，一种现有的NLDMOS器件，其耐压主要受P阱与N阱之间形成的PN结击穿电压所限制，其耐压能力只有20伏特以下。

发明内容

本发明要解决的技术问题是提供一种5伏CMOS工艺中的NLDMOS器件耐压能达到25伏特以上。本发明还提供了一种NLDMOS器件的制造方法。

为解决上述技术问题，本发明的NLDMOS器件包括：P型衬底上部并列形成有P阱和N阱，P阱和N阱上部分别形成有N+区，N阱中N+区的旁侧形成有长氧区，场氧形成于P阱、N阱和长氧区的上方，场氧上方形成有多晶硅层，隔离侧墙形成于场氧和多晶硅层的两侧；其中，P型衬底将所述P阱和N阱隔离。

所述P阱和N阱间P型衬底宽度是0.5微米～2微米。

所述场氧厚度为115埃～160埃。

所述多晶硅层厚度为2000埃。

所述隔离侧墙厚度为2500埃～3500埃。

本发明NLDMOS器件的制造方法，包括：

(1)在P型衬底上进行局部氧化形成长氧区；

(2)在P型衬底上注入形成不相邻的P阱和N阱；

(3)在P阱、N阱和长氧区的上方生长场氧；

(4)在长氧上方淀积多晶硅层；

(5)淀积二氧化硅，干法刻蚀形成隔离侧墙；

(6)在P阱和N阱中注入形成N+区，N阱中的N+区与长氧区相邻。

余下其他工艺步骤与5伏CMOS工艺相同，完成此NLDMOS的制作。

其中，实施步骤(2)时，形成P阱和N阱之间距离为0.5微米～2微米。

其中，实施步骤(3)时，生长场氧厚度为115埃～160埃。

其中，实施步骤(4)时，淀积多晶硅厚度为2000埃。

其中，实施步骤(5)时，淀积二氧化硅厚度为2500埃～3500埃。

本发明在5伏CMOS工艺中设计了一种NLDMOS器件采用P阱作为本底区(P-Body)，N阱作为N漂移区(N-Drift)，其他所有工艺条件(比如源和漏)与此5伏CMOS工艺相同。本发明的NLDMOS器件通过控制NLDMOS中的P型本底区(由P阱构成)和N漂移区(由N阱构成)之间的距离，实现对耐压的调整。在此5伏CMOS工艺中，P阱和N阱形成的PN结的击穿电压的一般就是20伏左右，因此NLDMOS的击穿电压将受这个电压限制，即使拉大N阱构成的漂移区的长度也对提高耐压没有帮助(除非更改两个阱的工艺，但这样会影响5V CMOS)；本发明中通过调整NLDMOS中N阱和P阱的距离的方法，提高了N阱和P阱在这个NLDMOS中构成的PN结的耐压，从而实现了不改变工艺条件而提高NLDMOS耐压的效果，能使NLDMOS器件的最高击穿电压突破20伏特，达到25伏特以上。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是一种现有NLDMOS器件。

图2是本发明的NLDMOS器件。

图3是本发明制造方法的流程图。

图4是本发明制造方法示意图一，显示步骤(1)形成的器件。

图5是本发明制造方法示意图二，显示步骤(2)形成的器件。