[发明专利]半导体集成器件及其操作方法

权利要求书

1.一种半导体集成电路，在半导体芯片中包括：包含采样和保持电路及模数转换电路的模数转换器，以及中央处理单元，

其中模拟输入信号能够由所述采样和保持电路在保持期内供应给所述模数转换电路的输入端，

其中由模数转换产生的数字输出信号能够由所述模数转换电路的输出端来生成，

其中所述中央处理单元能够执行所述数字输出信号的数据处理，

所述半导体集成电路还包括：

在所述半导体芯片中的时钟发生单元以及采样和保持信号发生电路，

其中所述时钟发生单元生成供应给所述中央处理单元的操作时钟信号以及供应给所述采样和保持信号发生电路的时钟输出信号，

其中，在所述半导体集成电路的校准操作中，响应于所述时钟输出信号，所述采样和保持信号发生电路生成其时序彼此间不同的多个时钟信号并且将所述时钟信号按顺序地供应给所述采样和保持电路的采样和保持控制输入端，

其中在所述校准操作中，所述模数转换电路将由所述采样和保持电路以每个所述时钟信号的每个时序保持的多个模拟信号按顺序地转换成多个数字信号，

其中在所述校准操作中，通过执行所述数字信号的分析，用于允许所述模数转换器在低噪声条件下的模数转换的所述采样和保持电路的保持期的时序选自所述时钟信号，并且

其中，在所述半导体集成电路的正常操作中，通过所述校准操作从所述时钟信号中选出的具有所述保持期的所述时序的时钟信号被作为采样和保持控制信号供应给所述采样和保持电路，以及由所述采样和保持电路以所述采样和保持控制信号的时序保持的模拟信号由所述模数转换电路进行模数转换并且被作为所述数字输出信号来输出。

2.根据权利要求1所述的半导体集成电路，

其中所述采样和保持信号发生电路包括可变延迟电路、控制所述可变延迟电路的控制单元、以及用于所述控制单元的控制寄存器，

其中所述可变延迟电路包括响应于所述时钟输出信号而生成其时序彼此间不同的多个时钟信号的多个延迟电路以及多个开关，所述时钟信号被供应给所述开关的一端并且所述开关的另一端共同耦接至所述采样和保持电路的所述采样和保持控制输入端，

其中，在所述校准操作中，通过在所述控制单元的控制之下将所述可变延迟电路中的所述开关控制为依次处于导通状态，所述时钟信号作为所述采样和保持控制信号被按顺序地供应给所述采样和保持电路的所述采样和保持控制输入端，

其中选择数据被存储于所述采样和保持信号发生电路的所述控制寄存器中，所述选择数据用于通过在所述校准操作中执行所述数字信号的所述分析来从所述时钟信号中选择允许在低噪声条件下的所述模数转换的所述保持期的所述时序，并且

其中，在所述正常操作中，响应于存储于所述采样和保持信号发生电路的所述控制寄存器中的所述选择数据，所述控制单元将选自所述可变延迟电路中的所述多个开关的一个开关控制为处于导通状态，并且通过所述一个开关，所述时钟信号被选择作为所述采样和保持控制信号并供应给所述采样和保持电路。

3.根据权利要求2所述的半导体集成电路，其中所述时钟发生单元由锁相环电路来配置，所述锁相环电路包括：生成所述操作时钟信号的压控振荡器，以及通过划分所述操作时钟信号的所述频率来生成所述时钟输出信号的分频器。

4.根据权利要求2所述的半导体集成电路，其中在所述校准操作中的所述数字信号的所述分析由形成于所述半导体芯片中的所述中央处理单元或数字信号处理器来执行。

5.根据权利要求4所述的半导体集成电路，其中所述半导体集成电路还包括：存储器，用于存储要由在所述半导体芯片中的所述中央处理单元或所述数字信号处理器来执行的用于在所述校准操作中的所述数字信号的所述分析的程序。

6.根据权利要求5所述的半导体集成电路，其中用于存储所述程序的所述存储器是非易失性存储器。

7.根据权利要求2所述的半导体集成电路，其中所述校准操作在所述半导体集成电路上电时在初始化序列中执行。

8.根据权利要求7所述的半导体集成电路，其中，在所述半导体集成电路的正常操作期间，在所述正常操作开始之后每经过预定的操作时间周期就执行所述校准操作。

9.根据权利要求2所述的半导体集成电路，其中所述模数转换器由逐次逼近型模数转换器、闪速型模数转换器、管道型模数转换器和∑Δ型模数转换器中的任一种来配置。