[发明专利]半导体放电器件及其形成方法

说明书

技术领域

本发明一般涉及半导体器件，并且在特定实施例中涉及半导体放电器件及其形成方法。

背景技术

在半导体处理中，在沉积或蚀刻各种材料层期间使用等离子体工艺。等离子体处理提供优于其他替换处理方法的许多优点。作为一个实例，与类似的热工艺相比，可以使用低温来沉积薄膜层。类似地，等离子体使能的反应离子蚀刻允许几乎垂直（各向异性）地蚀刻材料层，这对于各向同性的纯粹化学蚀刻技术是不可能的。

然而由于包括带电离子的等离子体的性质，等离子体工艺还具有一些缺点。在等离子体处理期间，带电离子可能与工件发生相互作用，从而将电荷转移到工件。所述电荷可能被捕获在工件的某一区段内，并且可能由于电荷破坏器件的后续操作而具有有害结果。器件破坏的易发性或程度取决于器件制造的阶段和具体器件设计。

因此，需要的是用来减小工件中的等离子体引发的破坏的电路、器件以及制造方法。

发明内容

通过本发明的说明性实施例，这些和其他问题一般得到解决或规避，并且技术优点一般得以实现。

根据本发明的一个实施例，一种半导体结构包括阱区段，所述阱区段具有多个晶体管。第一放电器件包括第一晶体管，其具有第一源极/漏极区段、第二源极/漏极区段以及第一栅极区段。所述阱区段和第一放电器件被布置在衬底中。第一源极/漏极区段耦合到阱区段，而第二源极/漏极区段耦合到低电压节点。第一栅极区段耦合到第一天线。

根据本发明的另一个实施例，一种形成半导体结构的方法包括：在衬底的第一区段中形成包括多个晶体管的第一阱区段。在衬底的第二区段中形成第二阱区段。在衬底中形成第一放电器件，所述第一放电器件耦合在第一阱区段与第二阱区段之间。在制造所述半导体结构的后续步骤期间，来自第一阱区段的电荷通过第一放电器件被转移到第二阱区段。

根据本发明的另一个实施例，一种形成半导体器件的方法包括在衬底内形成具有第一掺杂类型的第一阱区段。在第一阱区段内形成具有第二掺杂类型的第二阱区段，第二掺杂类型与第一掺杂类型相反。在第二阱区段内形成具有第一掺杂类型的第三阱区段，第三阱区段包括多个晶体管。在衬底内和/或上方形成第一晶体管，第一晶体管耦合在第三阱区段与低电压节点之间。在半导体器件的后续制造中，使用第一晶体管对累积在第三阱区段中的电荷进行放电。

根据本发明的另一个实施例，一种形成半导体器件的方法包括在衬底内形成阱区段。所述方法还包括在所述阱区段内和/或之上形成多个晶体管。在衬底内形成第一放电器件。第一放电器件包括第一晶体管，其具有第一源极/漏极区段、第二源极/漏极区段以及第一栅极区段。第一源极/漏极区段耦合到所述阱区段，而第二源极/漏极区段耦合到低电压节点。在第一栅极区段之上形成第一天线的第一部分，使得第一栅极区段耦合到第一天线的第一部分。使用第一等离子体工艺在所述阱区段之上形成第一金属化层。第一放电器件被配置成在第一等离子体工艺期间导通。

前面相当宽泛地概述了本发明的一个实施例的特征，以便可以更好地理解下面的对本发明的详细描述。在下文中将描述形成本发明的权利要求主题的本发明实施例的附加特征和优点。本领域技术人员应当明白，所公开的概念和具体实施例可以容易用作用于修改或设计用于实施与本发明相同的目的的其他结构或工艺的基础。本领域技术人员还应当认识到，这样的等效构造并不背离在所附权利要求中所阐述的本发明的精神和范围。

附图说明

为了更加完整地理解本发明及其优点，现在将参照结合附图进行的以下描述，其中：

图1示出了根据本发明的一个实施例的半导体器件；

图2包括图2a－2e，示出了半导体器件，其示出了根据本发明的一个实施例的包括p沟道晶体管的放电器件，其中图2a、2c和2e示出了顶视图而图2b和2d示出了剖面图；

图3包括图3a－3e，示出了放电器件的替换实施例，其中所述放电器件包括n沟道晶体管；

图4包括图4a和4b，示出了根据本发明的一个实施例的包括NMOS和PMOS晶体管两者的放电器件；

图5包括图5a－5b，示出了根据本发明的替换实施例的放电器件，其中图5a示出了顶视图而图5b示出了剖面图，其采用了pMOS放电器件以及通过外延层和填充有绝缘材料的沟槽而与衬底隔离的各区段；

图6示出了根据本发明的替换实施例的具有绝缘体上硅衬底的放电器件的剖面图；

图7示出了根据实施例的具有耦合到阱区段的NMOS和PMOS放电晶体管两者的半导体器件；以及