[发明专利]包括穿过衬底的传导结构的集成电路及其制造方法

说明书

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及包括穿过衬底的传导结构的集成电路及其制造方法。

背景技术

由于集成电路的发明，半导体工业因为各种电子部件(即，晶体管、二极管、电阻器、电容器等)的集成密度的连续改进而经历了连续快速的发展。在很大程度上，集成密度的这种改进源自于最小部件尺寸的反复减小，使得在给定面积中集成更多的部件。

这种集成改进本质上主要为二维(2D)的，其中被集成部件占据的体积主要在半导体晶片的表面上。尽管光刻技术的惊人改进导致了2D集成电路成型技术的显著改进，但对可以以二维实现的密度存在物理限制。这些限制中的一种为制作这些部件需要的最小尺寸。此外，当更多的器件被放到一个芯片中时，要求更加复杂的设计。

因此，创造了三维集成电路(3D IC)来解决上述限制。在传统的3D IC的成型工艺中，形成每一个都包括集成电路的两个晶片。然后，晶片与对准的器件结合。然后，形成深通孔以互连第一和第二晶片上的器件。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一个方面，提供了一种集成电路，包括：衬底，具有第一表面和第二表面；以及至少一个传导结构，连续地延伸穿过所述衬底，其中，所述至少一个传导结构的至少一个侧壁通过气隙与所述衬底的侧壁隔开。

在该集成电路中，所述气隙具有与所述第一表面相邻的第一空间和与所述第二表面相邻的第二空间，并且所述第一空间大于所述第二空间；或者所述气隙环绕所述至少一个传导结构；或者所述至少一个传导结构包括至少一个硅通孔(TSV)结构；或者所述至少一个传导结构具有与所述第一表面相邻的第一宽度和与所述第二表面相邻的第二宽度，并且所述第二宽度大于所述第一宽度。

该集成电路还包括：至少一个介电层，设置在所述至少一个传导结构周围；或者蚀刻停止层，设置在所述衬底的所述第一表面的上方，其中，所述至少一个传导结构的表面不与所述蚀刻停止层的表面平齐。

根据本发明的另一方面，提供了一种集成电路，包括：衬底，具有第一表面和第二表面；以及至少一个传导结构，连续地延伸穿过所述衬底，其中，所述至少一个传导结构的至少一个侧壁通过气隙与所述衬底的侧壁隔开，所述气隙环绕所述至少一个传导结构，所述气隙具有与所述第一表面相邻的第一空间和与所述第二表面相邻的第二空间，并且所述第一空间大于所述第二空间。

该集成电路还包括：至少一个介电层，设置在所述至少一个传导结构周围；或者蚀刻停止层，设置在所述衬底的所述第一表面的上方，其中，所述至少一个传导结构的表面不与所述蚀刻停止层的表面平齐。

在该集成电路中，所述至少一个传导结构包括至少一个硅通孔(TSV)结构；或者所述至少一个传导结构具有与所述第一表面相邻的第一宽度和与所述第二表面相邻的第二宽度，并且所述第二宽度大于所述第一宽度。

根据本发明的又一方面，提供了一种形成集成电路的方法，所述方法包括：提供衬底；以及形成从所述衬底的第一表面连续地延伸到第二表面的至少一个传导结构，其中，所述至少一个传导结构的至少一个侧壁通过气隙与所述衬底的侧壁隔开。

在该方法中，形成所述至少一个传导结构包括：形成穿过所述衬底的所述第一表面的至少一个开口；在通过所述至少一个开口露出的所述衬底的侧壁上形成牺牲层；在所述至少一个开口中形成至少一个传导结构；基本上去除所述牺牲层以在所述衬底的侧壁与所述至少一个传导结构的至少一个侧壁之间形成气隙；以及去除所述衬底的一部分，以露出所述至少一个传导结构的一部分。

在该方法中，所述牺牲层非共形地形成在通过所述至少一个开口露出的所述衬底的侧壁上，所述牺牲层具有与所述衬底的所述第一表面相邻的第一宽度和与所述至少一个开口的底部相邻的第二宽度，并且所述第一宽度大于所述第二宽度；或者所述牺牲层连续地从所述至少一个开口的侧壁延伸到底部，并且所述方法还包括：基本上去除处于所述至少一个开口的底部的所述牺牲层；或者所述至少一个传导结构具有与所述衬底的所述第一表面相邻的第一宽度和与所述衬底的所述第二表面相邻的第二宽度，并且所述第二宽度大于所述第一宽度。

该方法还包括：在所述牺牲层与所述至少一个传导结构之间形成至少一个介电层；或者在所述衬底的所述第一表面上方形成蚀刻停止层，其中，所述至少一个传导层的表面不与所述蚀刻停止层的表面平齐。

附图说明