[发明专利]分布式金属布线

说明书

技术领域

本发明总体上涉及金属层布局的系统和方法，更具体地，涉及布局半导体器件中的第一金属层的系统和方法。

背景技术

随着半导体元件和布线的微型化发展到了20nm技术节点，为了提供附加的布线资源，产生出了一种被称为金属_0的与基板本身相接触的新式金属化层。引入金属_0层，从而在不必将连接布线到位于上方的第一金属层(通过层间介电层与基板间隔开)中的情况下，将基板的部分与基板周围的其他部分电连接。同样，曾经在先前的技术节点(比如28nm技术节点)中位于原来的金属_1层中的连接移动到了新的金属_0层中，曾经位于原来的金属_2层中的连接移动到新的金属_1层中，曾经位于原来的金属_3层中的连接移动到新的金属_2层中，以此类推。

然而，随着金属_0层的引入，还引入了金属_0层中对应的寄生电阻。因为随着尺寸的减小(例如，从28nm技术节点到20nm技术节点)，电流变得拥挤，所以该寄生电流导致产生了IR降低和较大的RC延迟。这种阻抗退化(IR降低和RC延迟)导致的器件性能退化成为了对于器件的最小运行电压的最主要的限制。

另外，金属_0的引入对于新产生的金属_2也有影响。因为至少需要两个通孔将金属_2层连接到金属_1层来解决产量和信号问题(yield and signal concern)，所以金属_2层中的单个轨迹(或者线)可能需要延展其自身的期望连接来适应这两个通孔。这种通孔连接上的延展称为“锤头(hammer head)”并且实际上可能会将期望连接上的轨迹的宽度加倍。这种宽度的加倍可能会导致比较严重的设计问题(由于金属_2层中的其他轨迹要符合突然增大的宽度)，或者为了容纳该“锤头”而要将金属_2层中的整个轨迹彻底清除。

发明内容

此外，为解决上述问题，本发明提供了一种半导体器件，包括：有源区域，位于基板中；第一金属层，与基板相接触，第一金属层包括至少一条第一导线；以及第二金属层，位于第一金属层上方，第二金属层具有第一并联线的分布式布局，其中，第一并联线中的至少两条单独的线与第一导线相接触。

该半导体器件进一步包括：第三金属层，位于第二金属层上方，并且与第二金属层相接触，第三金属层包括第二多条并联线，其中，第二多条并联线中的至少一条与第一并联线中的两条单独的线相接触。

其中，第三金属层中的第二多条并联线中的每一条的宽度都相同。

其中，第一并联线包括至少一条第一并联线、一条第二并联线、和一条第三并联线，一条第三并联线位于一条第一并联线和一条第二并联线之间，其中，一条第三并连线所连接到的源与一条第一并联线或者一条第二并联线所连接到的源不同。

其中，一条第一并联线和一条第二并联线是Vss线，一条第三并联线是信号线。

其中，第一并联线进一步包括：一条第四并联线，一条第四并联线与一条第二并联线分别位于一条第三并联线的两侧，一条第四并联线所连接到的源与一条第一并联线、一条第二并联线、和一条第三并联线所连接到的源不同。

其中，第一并联线的分布式布局的间距相同。

此外，本发明还提供了一种半导体器件，包括：基板的有源区域；第一金属层，位于有源区域上方，并且与有源区域相接触；以及第二金属层，位于第一金属层上方，第二金属层包括：第一导线，连接至第一源；第二导线，连接至与第一源不同的第二源；以及第三导线，连接到第一源，其中，第一导线、第二导线以及第三导线并联连接，并且其中，第二导线位于第一导线和第三导线之间。

其中，第一导线和第三导线都电连接到有源区域的第一区域。

其中，第一源是Vss源，第二源是第一信号源。

其中，第二金属层进一步包括：第四导线，连接到第三源，第四导线与第三导线位于第二导线的两侧，第三源与第一源和第二源不同。

该半导体器件进一步包括：第三金属层，位于第二金属层上方，第三金属层包括第四导线，第四导线与第五导线相并联，第四导线与第一导线和第三导线电接触。

其中，在有源区域上方，第三金属层中的导线中的每一条的宽度都相同。

其中，第一导线、第二导线、以及第三导线的间距相同。