[发明专利]电路板、半导体元件、半导体装置及其制造方法

说明书

技术领域

本发明涉及电路板和半导体元件(其中，均通过倒装方法形成焊料凸块)以及包括电路板和半导体元件等的半导体装置的技术。

背景技术

近年来，倒装安装方法作为安装技术引人注目，这种倒装安装方法是一种将诸如半导体芯片的半导体元件以面朝下的状态安装在基板上或将半导体元件以面朝下的状态安装在半导体元件上(所谓的“芯片嵌合(chip-on-chip)”)的技术。

在倒装安装方法中，例如，在半导体元件上形成被称作凸块的端电极，并且在基板上与半导体元件上的凸块对应的位置形成电极。在基板上的电极上形成焊料凸块。另外，将半导体上的凸块和基板上的电极布置为彼此面对并且通过其间设置的焊料凸块而彼此熔接。

通常，作为在电极上形成焊料凸块的方法，例如，可以使用焊锡球安装方法或焊膏印刷方法。

另外，作为在电极上形成焊料凸块的方法，例如，可以提及在日本未审查专利申请公开第2000-77471号(段落[0032]和[0042]以及图5和图6)所公开的技术。日本未审查专利申请公开第2000-77471号中公开的电路板具有导线分布图(conductor pattern)，该导线分布图具有配线图案和连接垫(connection pad)。连接垫的宽度被形成为大于配线图案的宽度。当形成焊料凸块时，将焊锡粉末与焊剂一起涂敷在导线分布图的表面上，然后通过加热将其熔化。当熔化焊锡粉末时，会产生在宽连接垫上聚集焊料的现象，并且在连接垫上形成焊料凸块。如上所述，焊料凸块形成在与半导体元件上的凸块的位置精确对应的位置处。

发明内容

近年来，伴随着诸如半导体芯片的半导体元件的密度的增大，设置在半导体元件上的凸块之间的节距趋于减小。响应于凸块之间的节距减小，需要减小电极间的节距或者需要在基板侧的每一电极上形成微小焊料凸块。

然而，根据日本未审查专利申请公开第2000-77471号所公开的技术，由于导线分布图的结构很复杂，所以难以形成具有较小节距的导线分布图。另一方面，在微小焊料凸块形成在电极上的情况下，例如，当使用焊锡球安装方法时，焊锡球的尺寸减小，并因此不利地变得难以将该微小焊锡球放置在电极的位置处。

考虑到如上所述的情形，期望提供一种电路基板等的技术，其中，可以容易地减小电极之间的节距和/或可以在电极上容易地形成微小焊料凸块。

根据本发明的一个实施方式的电路板包括电极部和焊料凸块。

电极部具有铜层、形成在铜层上的氧化铜层以及通过部分地去除氧化铜层使得从氧化铜层部分地暴露铜层而形成的去除部分。

焊料凸块为形成在通过去除部暴露的铜层上的倒装安装的焊料凸块。

在本发明中，氧化铜层形成在铜层上，并且氧化铜层被部分地去除使得从氧化铜层部分地暴露铜层，从而形成去除部。焊料凸块形成在通过去除部暴露的铜层上。当形成该焊料凸块时，首先，例如，将焊膏等涂敷在通过去除部暴露的铜层上和位于沿着去除部的外围的氧化铜层上。随后，加热该焊膏。在该情况下，焊料可能被粘附至铜而不可能粘附至氧化铜。在本发明中利用了这种关系。也就是，当加热焊膏时，焊料凸块形成在可能粘附焊料的铜层(由去除部暴露)上而不形成在位于沿着去除部的外围的氧化铜层上。如上所述，在本发明中，由于焊料凸块可以形成在与去除部对应的位置处，所以可以通过调节去除部的尺寸而在电极部上容易地形成微小焊料凸块。另外，由于不需要使电极部的形状复杂化，所以可以容易地减小电极部之间的节距。

在上述电路板中，氧化铜层可以形成在铜层上使得预定的十点平均粗糙度Rz被赋予氧化铜层的表面。

如上所述，通过将预定的十点平均粗糙度Rz赋予氧化铜层的表面，当通过后面步骤中的底层填料将电路板固定至诸如半导体元件的其他部件时，可以提高底层填料和氧化铜层之间的粘合力。

在上述电路板中，十点平均粗糙度Rz可以在20nm至200nm的范围内。

因此，可以有效地提高底层填料和氧化铜层之间的粘合力。

在上述电路板中，通过在铜层上执行湿处理而在铜层上形成氧化铜层，并且当通过湿处理形成氧化铜层时，十点平均粗糙度Rz可以被赋予氧化铜层的表面。

如上所述，当通过湿处理形成氧化铜层时，可以同时将十点平均粗糙度Rz赋予氧化铜层的表面。

在上述电路板中，焊料凸块可以通过在电极部上涂敷焊膏而形成在电极部上，焊膏具有被控制为使得去除不利地形成在通过去除部暴露的铜层上的氧化铜膜，而不去除被赋予十点平均粗糙度Rz的氧化铜层的活性力。