[发明专利]半导体晶片、半导体条、半导体晶片的制造方法、半导体条的制造方法、半导体元件的制造方法

说明书

技术领域

本发明涉及半导体晶片、半导体条、半导体晶片的制造方法、半导体条的制造方法以及半导体元件的制造方法。

背景技术

以往，公知如下的半导体晶片的制造技术：例如，如下述的各专利文献所记载的那样，根据各种目的，在半导体晶片上设置槽或特定的结构。例如，如专利文献1所记载的那样，公知在半导体基板上的异质外延层上设置包围芯片的周围的槽的技术。即便在半导体装置的制造过程中的各种加工时产生了应力的情况下，也能够利用该槽防止外延层内的结晶缺陷传播并到达芯片内部。此外，例如，如专利文献2所记载的那样，公知在半导体芯片的边界区域形成预定的图形的分离用半导体层的技术。能够使用该分离用半导体层分割半导体晶片，制作半导体芯片。此外，例如，如专利文献3所记载的那样，还公知为了以较高的精度分割半导体晶片而在半导体基板上设置槽的结构。

专利文献1：日本特开平3-16119号公报。

专利文献2：日本特开2002-299761号公报。

专利文献3：日本特开2009-117494号公报。

为了得到所希望的电特性或者光学特性，在InP基板整体上外延生长InP、InGaAsP或InGaAs等之后，反复进行以作为最小单位的芯片为单位进行图形化的刻蚀、转印、成膜(电绝缘膜、电极膜等的形成)，从而制作出半导体晶片。

最终将半导体晶片分离为作为产品的最小单位的芯片。此外，也能够在未进行这样的分离的状态下进行对形成有多个半导体元件的半导体晶片进行买卖这样的交易。此外，也能够在分离为作为最小单位的芯片之前的阶段制造设置有多个半导体元件的半导体条并以该半导体条为单位进行交易。作为这些各种情况下的芯片分离技术，公知如下技术：对晶片进行划线（scribe），从而在晶片内部形成裂纹，然后，从外部施加力，从而以裂纹为起点利用解理将晶片分离。

当利用划线所形成的裂纹没有良好地形成时(具体地说，当裂纹相对于基板不是直线地且垂直地发展时)，在以该裂纹为起点的芯片分离工序中，不能够得到良好的剖面(具体地说，按照目标的位置的垂直剖面)。若得不到良好的剖面，则芯片的外形发生变形而被认定为不良品或者在此后的工序中难以处理。特别是，在该剖面是作为光半导体元件的谐振器面的解理面的情况下，该解理面的质量是决定光半导体元件的质量的重要因素。因此，鉴于这样的情况，本申请发明人进行了深入研究，其结果是，发现了以往未知的决定划线时的裂纹形状的支配性的因素。

发明内容

本发明的目的在于提供一种能够利用划线形成良好的裂纹的半导体晶片、半导体条、半导体晶片的制造方法、半导体条的制造方法以及半导体元件的制造方法。

并且，本申请发明人所发现的该支配性的因素是在上述专利文献1～3中都没有记载并且以往未知的新的技术内容。关于从使划线所引起的裂纹的形状良好的角度出发、具体地说从裂纹相对于基板直线地并且垂直地发展的角度出发在划线位置哪样的膜结构是适合的这一点，在上述专利文献1～3中并没有记载。

为了实现上述目的，第一发明提供一种半导体晶片，其特征在于，具有：

基板层，由半导体晶片的基板材料构成；

半导体层，设置在所述基板层上，包括在所述基板层上外延生长的一个以上的层；以及

多个半导体元件，以在所述半导体晶片的平面方向排列的方式使用所述半导体层形成，

所述半导体层包括外延生长的InGaAs外延层，

所述InGaAs外延层具有非形成部分，该非形成部分是沿着应该分割所述多个半导体元件的线设置并且使该InGaAs外延层之下的层至少相对于该InGaAs外延层之上的层露出的部分。

为了实现上述的目的，第二发明提供一种半导体晶片，其特征在于，具有：

基板层，由半导体晶片的基板材料构成；

半导体层，设置在所述基板层上，包括在所述基板层上外延生长的一个以上的层；

设置在所述基板层上的SiO₂绝缘膜或SiN绝缘膜或者具有以与这些同等的条件进行划线时阻碍向所述基板层形成垂直的裂纹的程度的硬度的绝缘膜即特定绝缘膜；以及

多个半导体元件，以在所述半导体晶片的平面方向排列的方式使用所述半导体层形成，