[发明专利]半导体器件、以及包含该半导体器件的组件和系统

说明书

技术领域

本发明涉及一种包含埋入式栅极的半导体器件，并且更具体地，涉及一种增加在位线触点和有源区之间的接触面积以改善位线触点的外部电阻的半导体器件。

背景技术

半导体器件设计成通过在硅晶片的预定区域上植入杂质、和/或沉积新材料而用于特定目。半导体存储器件可包含大量元件，例如，晶体管、电容器、电阻器、以及类似元件等，以实现给定的目的。各元件通过导电层相互连接，使得数据或信号在各元件之间通信。

随着半导体器件的制造技术日益发展，对通过提高半导体器件的集成度在一个晶片上形成更多芯片的方法进行了研究。为了提高半导体器件的集成度，半导体器件的设计规则所需的最小特征尺寸变得更小。

具有6F²尺寸晶胞(其中，F是最小特征尺寸)的半导体器件的有源区可以以有源区包括埋入式栅极结构并且埋入式栅极结构中的字线被埋入在半导体基板中的方式构造成椭圆形状，该有源区的长轴相对于位线的延伸方向倾斜预定角度。

在6F²尺寸的半导体器件中，位线触点可与埋入式栅极之间的有源区连接，并且位线可形成为与位线触点的上部连接。

然而，当由于半导体器件的高集成而使单位单元的尺寸减小时，位线触点的尺寸也减少，所以可能产生高电阻率。结果，可能难以从单元中正常地写入和读取数据。

因此，需要一种用于解决由位线触点尺寸的减少而产生的高电阻率的问题的方法。

发明内容

本发明的目的在于提供一种增加位线接触面积的半导体器件、以及具有该半导体器件的组件和装置。本发明能够解决本领域现有技术中所存在的缺陷/缺点的一个或多个问题。

本发明涉及一种包括埋入式栅极的半导体器件，该埋入式栅极通过改善位线触点结构而增加位线接触面积。

根据本发明的一个方面，提供一种半导体器件，所述半导体器件包括：第一栅极，其埋入在第一沟槽的下部中，所述第一沟槽限定在有源区中；第一密封层，其设置在所述第一沟槽的上部处并且位于所述第一栅极的上方；第二栅极，其埋入在第二沟槽的下部中，所述第二沟槽限定在所述有源区中；第二密封层，其设置在所述第二沟槽的上部处并且位于所述第二栅极的上方；以及触点插塞，其与所述第一栅极和所述第二栅极相连，所述触点插塞在所述第一沟槽和所述第二沟槽之间延伸以接触顶部表面，所述触点插塞部分地延伸到所述第一沟槽和所述第二沟槽中。

所述触点插塞与位于所述第一沟槽和所述第二沟槽之间的所述有源区的侧表面接触。

所述触点插塞可以形成为包围位于所述第一沟槽和所述第二沟槽之间的所述有源区的上部。

所述触点插塞可以与位于所述第一沟槽和所述第二沟槽之间的所述有源区的侧表面接触，其中所述侧表面可以包括所述第一沟槽的内部侧表面和所述第二沟槽的内部侧表面。所述侧表面可以与如下区域相对应，所述区域与位于所述第一沟槽的内部侧表面和所述第二沟槽的内部侧表面之间的位线重叠。

根据本发明的另一个方面，提供一种半导体器件，所述半导体器件包括：有源区，其设置在基板上；第一沟槽，其限定在所述有源区中；第一栅极，其埋入在所述第一沟槽的下部中；第一密封层，其设置在所述第一沟槽的上部处；以及触点插塞，其延伸到所述第一沟槽中，所述触点插塞与所述有源区的顶部表面和第一侧表面接触。所述第一侧表面可以为所述第一沟槽的内部侧表面。

所述半导体器件还包括：第二沟槽，其限定在所述有源区中；第二栅极，其埋入在所述第二沟槽的下部中；以及第二密封层，其设置在所述第二沟槽的上部处，其中，所述触点插塞延伸到所述第二沟槽中并且与所述有源区的第二侧表面接触。

根据本发明的另一个方面，提供一种用于形成半导体器件的方法，所述方法包括：形成限定有源区的器件隔离膜；在所述有源区上形成第一埋入式栅极和第二埋入式栅极；形成触点孔以使位于所述第一埋入式栅极和所述第二埋入式栅极之间的所述有源区突出；形成触点层以掩埋所述触点孔；在所述触点层上形成导电膜；以及通过蚀刻所述导电膜和所述触点层形成位线和位线触点。

形成所述第一埋入式栅极和所述第二埋入式栅极的步骤可以包括：通过蚀刻所述有源区形成第一沟槽和第二沟槽；在所述第一沟槽的下部和所述第二沟槽的下部处形成栅极导电膜；以及在所述栅极导电膜上形成密封层，以便掩埋所述第一沟槽和所述第二沟槽。