[发明专利]用于半导体存储器的布局

说明书

技术领域

本发明的系统和方法涉及半导体存储器。更具体地，本发明的系统和方法涉及用于半导体存储器的布局。

背景技术

静态随机存储器(“SRAM”)包括按行和列设置以形成阵列的多个单元。SRAM单元包括多个连接到位线和字线的晶体管，位线和字线用于对存储器单元读写一些数据。双端口SRAM是使多个读写能够大约同时发生的特定类型SRAM。传统的双端口SRAM结构包括在单个导电层中的多条位线和电压供应线(VSS和VDD)，这就需要大的占位面积以适当地将这些线彼此分开从而避免电阻和电容(“RC”)连接问题。

附图说明

图1示出了包括按行和列布置的多个位单元的半导体存储器的一个实例；

图2示出了可以在半导体存储器中实施的8个晶体管存储器位单元的一个实例；

图3A是半导体衬底的一个实例的等距视图，其中，多个导电层形成在该半导体衬底的上方以提供根据图1和图2的半导体存储器；

图3B示出了根据图2的半导体位单元的第一导电层布局的一个实例；

图3C示出了根据图2的半导体位单元的第二导电层布局的一个实例；

图3D示出了根据图2的半导体位单元的第三导电层布局的一个实例；

图3E示出了根据图2的半导体位单元的第四导电层布局的一个实例；

图4A示出了根据图2的半导体位单元的第二导电层布局的另一个实例；

图4B示出了根据图2的半导体位单元的第三导电层布局的一个实例；

图5A示出了根据图2的半导体位单元的第二导电层布局的另一个实例；

图5B示出了根据图2的半导体位单元的第三导电层布局的另一个实例；

图6A示出了根据图2的半导体位单元的第二导电层布局的另一个实例；

图6B示出了根据图2的半导体位单元的第三导电层布局的另一个实例；

图7示出了通过对绞位线使得相互连接在一起的一对位单元的一个实例。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体存储器，所述半导体存储器包括：

第一导电层，包括连接到第一位单元的第一对位线；

第二导电层，包括连接到所述第一位单元的第二对位线；

其中，所述第一导电层和所述第二导电层在纵向彼此分开。

在一可选实施例中，所述第一对位线和所述第二对位线中的每条位线均连接到所述第一位单元中的相应的晶体管，所述晶体管形成在半导体衬底中，所述第一导电层和所述第二导电层设置在所述半导体衬底上方。

在一可选实施例中，所述晶体管中的每个晶体管均具有连接到在第三导电层中形成的第一字线和第二字线中之一的栅极。

在一可选实施例中，一对交叉连接逆变器形成在所述半导体衬底中，并且该对交叉连接逆变器形成与所述晶体管连接的所述第一位单元的锁存器。

在一可选实施例中，所述第一导电层和第二导电层中的每个均包括相应的电源线，所述电源线设置在相应的位线对之间并且平行于所述位线对延伸。

在一可选实施例中，所述第一导电层包括：第一电源供应线和第二电源供应线，配置成供应设置在所述第一对位线之间的第一电压；和，第三电源供应线，配置成供应第二电压，所述第三电源供应线设置在所述第一电源供应线和第二电源供应线之间。

在一可选实施例中，所述第二导电层包括：第四电源供应线和第五电源供应线，配置成供应设置在所述第二对位线之间的所述第一电压。

根据本发明的另一个方面，还提供了一种半导体存储器，该半导体存储器包括：第一位单元，所述第一位单元包括：锁存器；第一晶体管，连接到所述锁存器和第一位线；第二晶体管，连接到所述锁存器和第二位线；第三晶体管，连接到所述锁存器和第三位线；第四晶体管，连接到所述锁存器和第四位线；第一字线，连接到所述第一晶体管的栅极和所述第二晶体管的栅极；和第二字线，连接到所述第三晶体管的栅极和所述第四晶体管的栅极；其中，所述第一位线和第四位线设置在第一导电层中，所述第二位线和第三位线设置在与所述第一导电层分开的第二导电层中。

在一可选实施例中，所述第一导电层包括：第一电源供应线和第二电源供应线，配置成供应第一电压并且设置在所述第一位线和所述第四位线之间；和第三电源供应线，配置成供应第二电压并且设置在所述第一电源供应线和第二电源供应线之间。