[发明专利]与非型闪存Nandflash控制器

说明书

技术领域

本发明涉及一种Nandflash(与非型闪存)控制器。

背景技术

Nandflash在最近几年里得到了突飞猛进的发展，由SLC(1位/单元)技术发展到了MLC(多位/单元)技术，同时Nandflash的生产工艺也不断进步。随着技术的发展，Nandflash容量不断增大，单位容量的成本也大幅降低，应用Nandflash的领域也越来越多。

Nandflash使用过程中，由于系统逻辑操作的不平衡，会导致Nandflash的某些物理块被较为频繁的使用，进而较快的损坏，影响Nandflash的使用寿命。在Nandflash控制器的设计中，物理块损耗不均衡是必须解决的问题。为解决损耗均衡问题，Nandflash控制器必须记录Nandflash在使用过程中的每一个物理块擦写次数。当系统进行损耗均衡操作时，需要对损耗最大的物理块和损耗最小的物理块进行操作。如何尽快的得知损耗最大的物理块和损耗最小的物理块是提高损耗均衡操作效率的关键。

发明内容

本发明要解决的技术问题是提供一种Nandflash控制器，能够简化Nandflash控制程序的设计，提高Nandflash控制器的性能。

为解决上述技术问题，本发明的Nandflash控制器，包括：

一设备接口控制器，用于以某种协议和主控端进行数据传输；

一设备端DMA(Direct Memory Access，直接存储器访问)控制器，与微控制器和所述设备接口控制器相连接，用于控制所述设备接口控制器和系统存储器之间的数据传输；

一系统存储器，用于暂存设备接口控制器和Nandflash DMA控制器之间传输的数据，也用于存放当前数据读写所使用的地址映射表；

一系统存储器访问仲裁逻辑模块，与Nandflash DMA控制器、所述微控制器、设备端DMA控制器和系统存储器相连接，用于仲裁微控制器、设备接口控制器和Nandflash DMA控制器对系统存储器的访问请求；

一排序链表更新逻辑模块，与所述微控制器相连接，用于对Nandflash的物理块按擦写次数进行动态排序；

一排序链表存储器，与所述排序链表更新逻辑模块相连接，用于存放对Nandflash的物理块按擦写次数进行排序的排序链表；

一Nandflash DMA控制器，与所述微控制器相连接，用于控制所述系统存储器与Nandflash数据缓存区之间的数据传输；

一Nandflash数据缓存区，与所述Nandflash DMA控制器相连接，用于缓存从所述系统存储器读出但来不及写入Nandflash的数据，和从Nandflash读出但来不及写入所述系统存储器的数据；

一Nandflash接口控制器，与所述Nandflash数据缓存区相连接，用于控制Nandflash数据缓存区和Nandflash之间的数据传输；

一微控制器，用于控制设备端DMA控制器、系统存储器访问仲裁逻辑模块、Nandflash DMA控制器和排序链表更新逻辑模块。

本发明通过在系统硬件中增加排序队列的控制逻辑，协助软件完成对Nandflash的物理块按擦写次数进行动态排序，将本来由软件完成的对Nandflash的物理块按擦写次数进行排序的繁冗工作，交由系统硬件完成，简化了Nandflash控制程序的设计，进而提高了Nandflash控制器的性能。

附图说明

图1是排序链表初始化的格式示意图；

图2是所述Nandflash控制器结构框图。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细的说明：