[发明专利]薄膜晶体管阵列及其线路结构

说明书

技术领域

本发明涉及一种半导体元件阵列及其线路结构，且特别是关于一种薄膜晶体管阵列及其线路结构。

背景技术

近年来，随着电子技术的日新月异，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT LCD)已逐渐成为市场的主流。

在薄膜晶体管阵列的工艺中，需要形成接触窗来导通不同层的线路或接垫，然而通过离子蚀刻(plasma etching)等方式来形成接触窗开孔时，可能同时对金属线路或接垫的表层金属(如钼层)造成破坏，使得下层金属(如铝层)在后续工艺中被腐蚀(corrosion)或形成表面凸起(hillock)，导致工艺成品率下降。

发明内容

本发明提供一种薄膜晶体管阵列的线路结构，其利用透明导电层制作在图案化金属层(patterned metal layer)的表层金属上，防止因金属层溅镀(physical vapor deposition，PVD)与离子蚀刻而造成表层金属均匀度的变异。

本发明提供一种薄膜晶体管阵列的线路结构，包括一图案化金属层，一透明导电层与一介电层。透明导电层形成于图案化金属层的顶面并与其接触。介电层覆盖图案化金属层以及透明导电层并与其接触。另外，介电层具有一暴露出部分透明导电层的接触窗。

在本发明的一实施例中，上述的图案化金属层包括一栅极金属层或是一源极与漏极金属层。

本发明另提供一种薄膜晶体管阵列，包括一栅极金属层、一通道层、一源极与漏极金属层，其中栅极金属层、通道层以及源极与漏极金属层形成多个薄膜晶体管。薄膜晶体管阵列还包括像素电极层，此像素电极层包括多个分别耦接至薄膜晶体管的像素电极。薄膜晶体管阵列更包括一透明导电层与一介电层。透明导电层贴附于栅极金属层或源极与漏极金属层的顶面。介电层覆盖于透明导电层以及相应的栅极金属层或源极与漏极金属层，介电层具有一接触窗，且接触窗暴露出一部分的透明导电层。

在本发明的一实施例中，上述的透明导电层与其相应的栅极金属层或源极与漏极金属层具有相同的图案。

在本发明的一实施例中，上述的栅极金属层或源极与漏极金属层为一金属迭层。此金属迭层中的一表层金属层与透明导电层接触，且表层金属层的材质包括钼(Mo)、氮化钼(MoN)、钨化钼(MoW)、钛(Ti)。

在本发明的一实施例中，上述的透明导电层的材料包括铟锡氧化物(Indium Tin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)、铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。

基于上述，本发明在图案化金属层上形成一透明导电层，用以在后续形成接触窗时，对图案化金属层的表层金属提供保护的效果。特别是，以离子蚀刻形成接触窗开孔为例，当离子对透明导电层的蚀刻率低于其对图案化金属层的表层金属的蚀刻率时，此透明导电层更能提供类似蚀刻终止(etching stop)的效果，有效保护图案化金属层的表层金属不受离子蚀刻。如此，将可有效避免图案化金属层的表层金属在制作接触窗的过程中遭受破坏，而被腐蚀或形成表面凸起，有助于提升工艺成品率。同时，不再需要形成过厚的表层金属来保护下层金属，因而可降低表层金属的厚度，减少工艺成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1为依照本发明的实施例在薄膜晶体管阵列的线路结构中制作接触窗的示意图；

图2为依照本发明的一实施例的薄膜晶体管阵列与驱动芯片走线的示意图；

图3为图2的薄膜晶体管阵列200沿A-A’切线的剖面图；

图4绘示图2的薄膜晶体管阵列200的一变形例。

其中，附图标记

110：金属层迭                     112：表层金属层

114：下层金属层                   20： 透明导电层

130：保护层                       140：绝缘层

200：薄膜晶体管阵列               202：扫描线信号线

204：信号线                       210：像素单元

220：驱动芯片                     230：薄膜晶体管