[发明专利]非易失性存储器元件及其阵列

说明书

技术领域

本发明是有关于一种电子元件及其阵列，且特别是有关于一种非易失性存储器元件及其阵列。

背景技术

近来，电阻式随机存取存储器(Resistive Random Access Memory，RRAM)因其简易的交错式(crossbar)阵列架构以及低温制程等优势，已广泛地应用在非易失性存储器的技术领域。此交错式(crossbar)阵列的架构基于电阻切换元件(resistive-switching elements)的概念来设计，其理论上可获得最小的晶胞尺寸(cell size)4F²，其中F代表特征尺寸(feature size)。因此，交错式的非易失性存储器阵列可具有相当高的积体密度(integration density)。

图1为现有技术的晶胞尺寸的概念示意图。在图1中，非易失性存储器阵列由多条位线BL与字线WL所组成，两者的交错处(cross-point)即存储器单元所在之处。各存储器单元的晶胞尺寸(即其所占的面积)约为4F²。因此，如果要达到每平方厘米1T位组(1terabyte/cm²)的积体密度，则必须满足F＝5纳米的条件。在现有技术中，若各存储器单元包括电晶体架构，则难以达到如此高的积体密度。

然而，上述交错式的非易失性存储器阵列仍存在部分缺失，诸如潜泄电流(sneak current)等问题。图2A为理论上非易失性存储器阵列中部分存储器单元的读取状态示意图。图2B为实际上图2A的存储器单元的读取状态示意图，其存在潜泄电流的问题。请参考图2A及图2B，就图2A所示的部分存储器单元的读取状态而言，被选取的字线与位线间被施予特定的读取电压来读取位值。在此例中，选取的字线WL2被施予读取电压Vread，而选取的位线BL2的电压值为0。由于右下方被选取的存储器单元处于关闭(off)的状态，理论上所预期的读取电阻应为一较大的阻值，即此时对应较小的读取电流值。然而，由于受到邻近未被选择的存储器单元处于开启(on)状态的影响，实际在读取时存在一潜泄电流路径P_SC。此一路径的存在将使得潜泄电流沿着邻近的存储器单元流经字线WL2与位线BL2，此时读取电流值将异常地增加，进而显著地降低读取边限(read margin)，导致读取到错误的位状态。

发明内容

本发明提供一种非易失性存储器元件及其阵列，可减少其内部的潜泄电流，以避免读取到错误的位状态。

本发明提供一种非易失性存储器元件包括一第一电极、一电阻结构、一二极管结构以及一第二电极。电阻结构配置于第一电极上，包括一第一氧化层。第一氧化层配置于第一电极上。二极管结构配置于电阻结构上，包括一第一金属层以及一第二氧化层。第一金属层配置于第一氧化层上。第二氧化层配置于第一金属层上。第二电极配置于二极管结构上。第一金属层与第二电极选用不同材料。

本发明提供一种非易失性存储器阵列，包括一存储器单元阵列、多个位线以及多个字线。存储器单元阵列包括多个非易失性存储器元件。各非易失性存储器元件具有一第一端与一第二端。各非易失性存储器元件包括一电阻结构以及一二极管结构，两者以层状堆栈(vertically stacked)的方式串联耦接在各非易失性存储器元件的第一端与第二端之间。各位线作为第一电极，耦接至对应的非易失性存储器元件的第一端。各字线作为第二电极，耦接至对应的非易失性存储器元件的第二端。非易失性存储器元件配置于位线与字线的交错处。对各非易失性存储器元件而言，电阻结构包括一第一氧化层。第一氧化层配置于对应的第一电极上。二极管结构包括一第一金属层以及一第二氧化层。第一金属层配置于第一氧化层上。第二氧化层配置于第一金属层上。对应的第二电极配置第二氧化层上。第一金属层与第二电极选用不同材料。

基于上述，在本发明的实施例中，非易失性存储器元件属于一二极管一电阻(one diode one resistor，1D1R)的结构，其以层状堆栈的方式串接于存储器阵列的字线与位线的交错处，以减少其内部的潜泄电流。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为非易失性存储器阵列的晶胞尺寸的概念示意图。

图2A为理论上非易失性存储器阵列中部分存储器单元的读取状态示意图。

图2B为实际上图2A的存储器单元的读取状态示意图。

图3为本发明一实施例的非易失性存储器阵列的三维立体结构示意图。