[发明专利]化合物半导体装置及化合物半导体装置的制造方法

说明书

技术领域

本发明涉及使用沟道进行元件分离的化合物半导体装置及化合物半导体装置的制造方法。

背景技术

在包含耐高压功率元件的半导体集成电路(IC)的制造中，使用通过被埋入沟道的元件分离绝缘膜将元件分离的方法。在包含氮化物半导体层的、例如包含高电子迁移率晶体管(HEMT)元件等功率元件的化合物半导体装置中，为进行元件分离，也采用将氮化物半导体层分断形成沟道的方法(例如参照专利文献1。)。

专利文献1：(日本)特开2002-222817号公报

为使IC芯片所包含的化合物半导体装置正常动作，需要尽可能地排除受相邻元件的动作的影响。但是，在由被埋入沟道的元件分离绝缘膜进行元件分离的情况下，存在因相邻元件、特别是功率元件的发热或泄漏电流等而使化合物半导体装置的特性受到影响的问题。

发明内容

鉴于上述问题，本发明的目的在于，提供一种使用沟道进行元件分离且抑制了因相邻元件的动作带来的影响的化合物半导体装置及化合物半导体装置的制造方法。

根据本发明的一方式，提供一种化合物半导体装置，其具备：(a)半导体衬底；(b)氮化物半导体层，其具有载流子渡越层(キヤリア走行)和载流子供给层，且配置于半导体衬底上；(c)元件分离绝缘膜，其内部具有上端部位于载流子渡越层与载流子供给层的边界面的上方的空穴，并包围氮化物半导体层的周围而配置。

根据本发明的其它方式，提供一种化合物半导体装置的制造方法，其包含如下的步骤：(a)在半导体衬底上形成具有载流子渡越层和载流子供给层的氮化物半导体层；(b)沿厚度方向蚀刻除去氮化物半导体层的一部分，从而形成沟道；(c)以内部形成上端部位于载流子渡越层与载流子供给层的边界面的上方的空穴的方式，在沟道内形成元件分离绝缘膜。

根据本发明，可以提供使用沟道进行元件且抑制了相邻元件的动作带来的影响的化合物半导体装置及化合物半导体装置的制造方法。

附图说明

图1是表示本发明实施方式的化合物半导体装置的构成的示意剖面图；

图2是用于说明本发明实施方式的化合物半导体装置的制造方法的工序的剖面图(其1)；

图3是用于说明本发明实施方式的化合物半导体装置的制造方法的工序的剖面图(其2)；

图4是用于说明本发明实施方式的化合物半导体装置的制造方法的工序的剖面图(其3)；

图5是用于说明本发明实施方式的化合物半导体装置的制造方法的工序的剖面图(其4)；

图6是用于说明本发明实施方式的化合物半导体装置的制造方法的工序的剖面图(其5)，图6(a)表示在沟道形成分离绝缘膜的第一工序，图6(b)表示在沟道形成分离绝缘膜的第二工序；

图7是用于说明本发明实施方式的化合物半导体装置的制造方法的工序的剖面图(其6)；

图8是表示本发明实施方式的化合物半导体装置上形成的沟道的形状例的示意剖面图，图8(a)表示倒锥形状的沟道，图8(b)表示桶形状的沟道；

图9是表示本发明其它实施方式的化合物半导体装置的构成的示意剖面图。

符号说明

1：化合物半导体装置  10：半导体衬底  15：缓冲层  20：氮化物半导体层  21：载流子渡越层  22：载流子供给层  23：二维载流子气体层  30：元件分离绝缘膜  31：TEOS膜  32：氧化硅膜  40：空穴  50：元件活性区域  61：源电极  62：漏电极  63：栅电极  70：层间绝缘膜  80：多层配线  90：保护膜  100：沟道

具体实施方式

其次，参照附图对本发明的实施方式进行说明。对于以下附图的记载，对相同或类似的部分标注相同或类似的符号。但是，附图为示意性附图，应留意厚度和平面尺寸的关系、各层的厚度的比率等与现实的情况不同。因此，具体的厚度或尺寸应参考以下的说明进行判断。另外，在附图彼此之间当然也包含各自的尺寸的关系或比例不同的部分。

另外，以下所示的实施方式示例用于将本发明的技术思想具体化的装置或方法，本发明的技术思想对构成部件的材质、形状、构造、配置等在下面不做特定。本发明的实施方式在本发明请求的范围内可以增加各种变更。