[发明专利]芯片封装结构

说明书

技术领域

本发明关于一种芯片封装结构；特别是一种利用卷带自动接合封装技术所制成的芯片封装结构。

背景技术

随着科技进步，半导体元件(例如芯片)已成为许多电子产品中不可或缺的零组件之一。当半导体元件制作完成后，通常需进一步进行封装作业，以与其他外部元件电性连接，并同时保护半导体元件的电路。其中，卷带自动接合(Tape Automatic Bonding，TAB)封装技术于封装后具有可弯折、轻薄、微小间距(fine pitch)及高脚数等特性，特别适用于显示器的驱动芯片封装。其中，卷带自动接合封装又分成薄膜覆晶(Chip On Film，COF)封装及卷带承载封装(Tape Carrier Package，TCP)。然而，因应电子产品微型化、高处理速度、多功能、高效能等需求，芯片则必须在缩小尺寸的同时还需增加输出入(I/O)端点密度，这使得输出入端点间距更趋微小化，当半导体装置运作时高电压施加于金属导电端点，加上高温及湿气环境，使得金属导电端点产生金属离子迁移(ion migration)现象，在微小间距的导电端点之间造成桥接、电性短路或漏电流等状况。

现有利用卷带自动接合封装技术所制成的芯片封装结构1，如图1所示，具有一芯片11、一保护层(passivation layer)12、多个金属凸块13及可挠性基板14，保护层12及所述多个金属凸块13设置于芯片11上，可挠性基板14的多个引脚141分别对应各个金属凸块13，而与各个金属凸块13电性连接，使得芯片11得藉由可挠性基板14与其他外部元件电性连接。

承上所述，于实际使用时，芯片11会与可挠性基板14透过所述多个金属凸块13及引脚141电性导通，施加高电压及大量电流通过之下，产生大量的热能，使得金属凸块13析出金属离子131，再加上湿气助长，则可能发生金属离子131迁移现象，而金属离子131通常会沿着保护层12的表面游离迁移至相邻的其他金属凸块13(如图1虚线箭头所示为金属离子131的迁移路径)，使得各个金属凸块13间因不当的桥接导通而造成电性短路或漏电流等问题，尤其是在微小间距的设计中，此问题更趋严重，而应用现有芯片封装结构1的电子产品也将因此发生功能错误或损坏等状况。

有鉴于此，提供一种芯片封装结构，可降低金属凸块产生的离子迁移至相邻金属凸块的机率，而减少电性短路或漏电流现象发生，以使电子产品的品质有所提升，乃为此一业界亟待解决的问题。

发明内容

本发明的一目的在于提供一种芯片封装结构，得降低芯片上的凸块产生的离子迁移至相邻凸块的机率，以避免芯片封装结构于实际使用时发生电性短路或漏电流等问题。

为达上述目的，本发明揭露一种芯片封装结构，包含一芯片、一保护层、多个凸块、一绝缘薄膜层、一可挠性基板及一封装胶体。其中，所述芯片具有一主动面及多个焊垫设置于所述主动面上，所述保护层形成于所述主动面上，且所述保护层局部显露各个所述焊垫，所述多个凸块分别形成于各个所述焊垫上，并与所述焊垫电性连接，所述绝缘薄膜层形成于所述保护层上，所述绝缘薄膜层显露所述多个凸块，且相邻的各个所述凸块间的所述绝缘薄膜层形成有至少一个凹槽，所述可挠性基板具有多个引脚，所述芯片与所述可挠性基板接合，使所述多个引脚与所述多个凸块对应电性连接，所述封装胶体填充于所述芯片及所述可挠性基板所形成的空间中。

为达上述目的，本发明揭露另一种芯片封装结构，包含一芯片、一保护层、多个凸块、多个绝缘突起、一可挠性基板及一封装胶体。其中，所述芯片具有一主动面及多个焊垫设置于所述主动面上，所述保护层形成于所述主动面上，所述保护层局部显露各个所述焊垫，所述多个凸块分别形成于各个所述焊垫上，并与所述焊垫电性连接，所述多个绝缘突起形成于所述保护层上，且相邻的各个所述凸块间具有至少一个所述绝缘突起，所述可挠性基板，具有多个引脚，所述芯片与所述可挠性基板接合，使所述多个引脚与所述多个凸块对应电性连接，所述封装胶体填充于所述芯片及所述可挠性基板所形成的空间中。

综上所述，藉由至少一个凹槽或至少一个绝缘突起形成于相邻的各个所述凸块之间，当芯片与可挠性基板电性导通而使得凸块因电压、过热及湿气而析出金属离子时，将可增长金属离子迁移路径，进而降低金属离子迁移至相邻凸块，避免因各个凸块之间的金属离子互相碰触而造成电性短路或漏电流等现象。

附图说明

图1为先前技术的芯片封装结构的剖面示意图；

图2A为本发明第一实施例的芯片封装结构的剖面示意图；