[发明专利]一种集成电路可靠性测试电路与测试方法

权利要求书

1.一种集成电路可靠性测试电路，其特征在于其核心电路包含一个环形振荡器RO（1），在RO的每两级反相器之间，接入一组辅助的pMOSFET（11）和nMOSFET（12），其中辅助pMOSFETs和nMOSFETs的源分别接RO的高电位Vdd（21）和低电位Vss=0V（22），每组pMOSFET和nMOSFET的漏连在一起，接到两级反相器之间的输入/输出连线上，所有辅助pMOSFETs的栅极连在一起，接到控制端Vp（31），所有辅助nMOSFETs的栅极连在一起，接到控制端Vn（32）；另外，在RO的每两级反相器之间，在辅助的pMOSFET和nMOSFET之前，在输入/输出连线上插入一个开关晶体管（13），所有开关晶体管S的栅极连在一起，接到控制端VS（33）；开关晶体管均为I/O器件，具有较厚的栅介质，工作电压比核心电路的工作电压高，以避免高电平传输时的阈值损失。

2.根据权利要求1所述的集成电路可靠性测试电路，其特征在于还包括分频器、缓冲器；所述核心电路的输出端连接到分频器的输入端，分频器的输出接到缓冲器的输入端，缓冲器的输出端连到电路的一个外接测量端，测量端接测量仪器；设核心电路的正常振荡频率是f，测量仪器的动态范围为fd，则分频器的分频因子N>f/fd；分频器和缓冲器的高电位端连到电路的另一个高电源端Vdd1，并与环形振荡器RO的高电源端Vdd隔离。

3.根据权利要求1所述的集成电路可靠性测试电路，其特征在于所述的核心电路中，当控制端VS＞Vdd+Vthn，Vthn 为阈值电压 ，Vp=Vdd，Vn=Vss时, 所有开关晶体管导通，所有p和n辅助晶体管处于截止状态；如果Vdd=Vdd0为集成电路的工作电压，则RO处于正常振荡状态。

4.根据权利要求1所述的集成电路可靠性测试电路，其特征在于所述的核心电路中，当控制端VS=Vss，Vp=Vdd，Vn=Vdd时, 所有开关晶体管截止，RO中所有反相器的pMOSFETs的栅、源和漏极分别处于Vss、Vdd和Vdd，相应nMOSFETs的栅和源都处于Vss；如果Vdd=Vstress＞Vdd0为应力电压，则RO中所有反相器的pMOSFETs处于负偏压温度不稳定性的应力状态，相应的nMOSFETs处于非应力状态。

5.根据权利要求1所述的集成电路可靠性测试电路，其特征在于所述的核心电路中，当控制端VS=Vss，Vp=Vss，Vn=Vss时, 所有开关晶体管截止，RO中所有反相器的pMOSFETs的栅和源都处于Vdd，相应nMOSFETs的栅、源和漏极分别处于Vdd、Vss和Vss；如果Vdd=Vstress＞Vdd0为应力电压，则RO中所有反相器的nMOSFETs处于正偏压温度不稳定性（PBTI）的应力状态，而相应的pMOSFETs处于非应力状态。

6.根据权利要求1所述的集成电路可靠性测试电路，其特征在于所述的核心电路中，当控制端VS＞Vdd+Vthn，Vp=Vdd，Vn=Vdd时,所有开关晶体管导通，RO中所有反相器的pMOSFETs处于导通状态，且栅和漏处于相同的电位，相应nMOSFETs处于截止状态；如果Vdd=Vstress＞Vdd0为应力电压，则RO中所有反相器的pMOSFETs处于热载流子注入的应力状态，而相应的nMOSFETs处于非应力状态。

7.根据权利要求1所述的集成电路可靠性测试电路，其特征在于所述的核心电路中，当控制端VS＞Vdd+Vthn，Vp=Vss，Vn=Vss时,所有开关晶体管导通，RO中所有反相器的pMOSFETs处于截止状态，相应nMOSFETs处于导通状态，且栅和漏处于相同的电位；如果Vdd=Vstress＞Vdd0为应力电压，则RO中所有反相器的nMOSFETs处于热载流子注入的应力状态，相应的pMOSFETs处于非应力状态。

8.根据权利要求1所述的集成电路可靠性测试电路，其特征在于所述的核心电路中，当控制端VS＞Vdd+Vthn，Vp=Vdd，Vn=Vss时, 所有开关晶体管导通，所有p和n辅助晶体管处于截止状态；如果Vdd=Vstress＞Vdd0为应力电压,则RO处于应力振荡状态，RO中的CMOSFETs处于动态应力状态。

9.一种基于权利要求1-8之一所述集成电路可靠性测试电路的测试方法，其特征在于：

（一）测量环振中pMOSFETs的NBTI应力退化步骤如下： 

（1）测量未加应力的新电路的输出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率f0；

（2）在电路上施加pMOSFETs的NBTI应力；

（3）应力时间tstress1后，电路配置返回正常振荡状态，测量环振的振荡频率f1（NBTI，tstress1）；

（4）重复步骤（2）和（3），测量环振在NBTI应力下时间分别为tstress2、tstress3的振荡频率f2（NBTI，tstress2）、f3（NBTI，tstress3）；

（5）计算环振在NBTI应力下的频率变化Δf1（NBTI）=f1（NBTI，tstress1）-f0，Δf2（NBTI）=f2（NBTI，tstress2）-f0，Δf3（NBTI）=f3（NBTI，tstress3）-f0；

（二）测量环振中nMOSFETs的PBTI应力退化步骤如下：

（1）测量未加应力的新电路的输出频率，由输出频率和分频器的分频系数计算新电路中环振的振荡频率f0；

（2）在电路上施加nMOSFETs的PBTI应力；

    （3）应力时间tstress1后，电路配置返回正常振荡状态，测量环振的振荡频率f1（PBTI，tstress1）；

（4）重复步骤（2）和（3），测量环振在PBTI应力下时间分别为tstress2、tstress3的振荡频率f2（PBTI，tstress2）、f3（PBTI，tstress3）；

（5）计算环振在PBTI应力下的频率变化Δf1（PBTI）=f1（PBTI，tstress1）-f0，Δf2（PBTI）=f2（PBTI，tstress2）-f0，Δf3（PBTI）=f3（PBTI，tstress3）-f0；

（三）测量环振中pMOSFETs的HCI（HHI）应力退化步骤如下：

（1）测量未加应力的新电路的输出频率，由输出频率和分频器的分频系数计算新电路中环振的振荡频率f0；

（2）在电路上施加pMOSFETs的HCI（HHI）应力；

（3）应力时间tstress1后，电路配置返回正常振荡状态，测量环振的振荡频率f1（HHI，tstress1）；

（4）重复步骤（2）和（3），测量环振在HHI应力下时间分别为tstress2、tstress3的振荡频率f2（HHI，tstress2）、f3（HHI，tstress3）；

（5）计算环振在HHI应力下的频率变化Δf1（HHI）=f1（HHI，tstress1）-f0，Δf2（HHI）=f2（HHI，tstress2）-f0，Δf3（HHI）=f3（HHI，tstress3）-f0；

（四）测量环振中nMOSFETs的HCI（HEI）应力退化步骤如下：

（1）测量未加应力的新电路的输出频率，由输出频率和分频器的分频系数计算新电路中环振的振荡频率f0；

（2）在电路上施加nMOSFETs的HCI（HEI）应力；

（3）应力时间tstress1后，电路配置返回正常振荡状态，测量环振的振荡频率f1（HEI，tstress1）；

（4）重复步骤（2）和（3），测量环振在HEI应力下时间分别为tstress2、tstress3的振荡频率f2（HEI，tstress2）、f3（HEI，tstress3）；

（5）计算环振在HEI应力下的频率变化Δf1（HEI）=f1（HEI，tstress1）-f0，Δf2（HEI）=f2（HEI，tstress2）-f0，Δf3（HEI）=f3（HEI，tstress3）-f0；

（五）测量环振中CMOSFETs的动态应力退化步骤如下：

（1）测量未加应力的新电路的输出频率，由输出频率和分频器的分频系数计算新电路中环振的振荡频率f0；

（2）在电路上施加CMOSFETs的动态应力；

（3）应力时间tstress1后，电路配置返回正常振荡状态，测量环振的振荡频率f1（Dynamic，tstress1）；

（4）重复步骤（2）和（3），测量环振在动态应力下时间分别为tstress2、tstress3的振荡频率f2（Dynamic，tstress2）、f3（Dynamic，tstress3）；

（5）计算环振在动态应力下的频率变化Δf1（Dynamic）=f1（Dynamic，tstress1）-f0，Δf2（Dynamic）=f2（Dynamic，tstress2）-f0，Δf3（Dynamic）=f3（Dynamic，tstress3）-f0。