[发明专利]一种集成电路可靠性测试电路与测试方法

说明书

技术领域

本发明属于集成电路测试技术领域，具体涉及一种集成电路可靠性测试电路和方法，特别涉及集成电路中pMOSFETs在负偏压温度不稳定性（NBTI）应力下、nMOSFETs在正偏压温度不稳定性（PBTI）应力下、pMOSFETs和nMOSFETs分别在热载流子注入（HCI）应力下的退化测试。

背景技术    

互补型金属氧化物半导体场效应晶体管记为CMOSFETs；由pMOSFET和nMOSFET构成的反相器（Inverter）是CMOS集成电路的基本器件单元，pMOSFET和nMOSFET的特性退化是限制集成电路寿命的基本原因之一，其退化原因有pMOSFET的负偏压温度不稳定性（NBTI）、nMOSFET的正偏压温度不稳定性（PBTI）、pMOSFET的热空穴注入（HHI）和nMOSFET的热电子注入（HEI），后两者统称为热载流子注入（HCI）。在电路正常工作状态，即动态（Dynamic）条件下，每个反向器的输入和输出分别随时间在高电平Vdd>0和低电平Vss=0之间变化。因此，在不同的时间，不同MOSFET所受到的应力状态是不同的。例如，当反相器的输入为Vdd、输出为0时，pMOSFET不受NBTI应力，但nMOSFET受到PBTI应力。反之，当反相器的输入为0、输出为Vdd时，pMOSFET受到NBTI应力，但nMOSFET不受PBTI应力。在上述两种状态下，pMOSFET和nMOSFET都不受HCI应力。只有当反相器的输入和输出端处在Vdd和0之间的变化状态下，即只有当MOSFET的驱动电流不为0的情况下，器件才会受到HCI应力。因此，在集成电路正常工作状态下，CMOSFET电路的退化是pMOSFETs和nMOSFETs中的NBTI、PBTI和HCI共同作用的结果。

确定集成电路寿命的实验测试方法是应力加速测试。应力加速测试测量器件或电路在应力下的寿命，再利用应力加速模型，把器件或电路在应力下的寿命外推到实际工作条件下的寿命。大量研究表明，金属氧化物半导体场效应晶体管（CMOSFET）的NBTI、PBTI和HCI具有不同的退化机理，由此对应不同的应力加速模型。因此，在预测或者确定集成电路的寿命时，必须把NBTI、PBTI和HCI的应力效应区分开来，即需要有一种能够分别测量或者能够区分NBTI、PBTI和HCI退化的方法，从而应用不同的应力加速模型，正确预测器件或者电路的寿命。

MOSFET的BTI和HCI退化的主要表现形式是应力后器件驱动电流的减小，在电路中的表现形式是器件延迟的增加。因此，MOSFET的退化，在电路层次上可以通过测量环形振荡器（RO）在施加应力后其振荡频率（f）的退化而推出。其中最简单的一种测量电路是以单个RO为核心，通过控制（OE）端和电源端的电压变化，可以使RO分别处在静态应力、动态应力或者正常工作状态[V. Reddy et al., Impact of NBTI on Digital Circuit Reliability, IRPS,2002, p.248]。单RO构成的电路虽然结构简单，但频率变化的测量精度不高。提高测量精度的改进方法是在电路中使用两个RO，其中一个RO作为参考，不加应力，另一个RO施加应力，通过相位比较器测量两个RO的频率差（Δf），从而获得应力下RO的退化特性 [T. H. Kim, R. Persaud, and C. H. Kim, Silicon Odometer: An On-Chip Reliability Monitor for Measuring Frequency Degradation of Digital Circuits, IEEE JSSC vol.43, p.874, 2008]。