[发明专利]半导体存储器件及其制造方法

权利要求书

1.一种半导体存储器件，包括：

下选择晶体管；

存储器单元，所述存储器单元层叠在所述下选择晶体管和半导体衬底之上；以及

上选择晶体管，所述上选择晶体管形成在所述存储器单元之上，

其中，所述下选择晶体管的至少一部分形成在所述半导体衬底的沟槽中。

2.如权利要求1所述的半导体存储器件，还包括公共源，所述公共源形成在所述半导体衬底内以围绕所述下选择晶体管。

3.如权利要求2所述的半导体存储器件，其中，所述下选择晶体管的下选择栅的至少一部分形成在形成于所述公共源中的沟槽的每个中。

4.如权利要求3所述的半导体存储器件，其中，所述下选择晶体管的沟道区形成在所述公共源的由所述沟槽形成的凹部中。

5.如权利要求4所述的半导体存储器件，其中，所述公共源由N型杂质区形成。

6.如权利要求3所述的半导体存储器件，还包括绝缘层，所述绝缘层形成在所述下选择栅与所述公共源之间，

其中，在所述沟槽底部中的所述绝缘层比在所述沟槽的侧壁中的所述绝缘层更厚。

7.如权利要求3所述的半导体存储器件，其中，所述下选择晶体管的下选择栅的至少一部分形成在所述半导体衬底之上。

8.一种半导体存储器件，包括：

突出部，所述突出部由沟槽限定且纵向地和横向地形成在半导体衬底的杂质区中；

第一导电层，所述第一导电层形成在所述沟槽内；

层叠结构，在所述层叠结构中，第二绝缘层和第二导电层交替层叠在所述第一导电层和所述杂质区之上；

第三导电层，所述第三导电层沿着第一方向平行地布置在所述层叠结构上；以及

垂直导电层，所述垂直导电层穿过所述层叠结构和所述第三导电层与所述杂质区的各个所述突出部耦接。

9.如权利要求8所述的半导体存储器件，其中，所述杂质区被形成至比所述沟槽的底部更深的区域。

10.如权利要求8所述的半导体存储器件，其中，所述沟槽包括：

第一沟槽，所述第一沟槽纵向地平行地形成在所述杂质区中；以及

第二沟槽，所述第二沟槽横向地形成在所述杂质区中且形成为与所述第一沟槽交叉。

11.如权利要求8所述的半导体存储器件，还包括：

第一绝缘层，所述第一绝缘层形成在所述第一导电层与所述杂质区之间；以及

第三绝缘层，所述第三绝缘层形成在所述第二导电层与所述垂直导电层之间。

12.如权利要求8所述的半导体存储器件，还包括电荷陷阱层，所述电荷陷阱层形成在所述第二导电层与所述垂直导电层之间。

13.如权利要求8所述的半导体存储器件，其中，

所述第一导电层形成在所述杂质区的突出部之上，并且

所述垂直导电层穿过形成在所述第一导电层中的孔与各个所述突出部耦接。

14.如权利要求13所述半导体存储器件，还包括电荷陷阱层，所述电荷陷阱层形成在所述第一导电层与所述垂直导电层之间以及所述第二导电层与所述垂直导电层之间。

15.一种半导体存储器件，包括：

公共源，所述公共源形成在半导体衬底内且形成为包括形成在沟道连接区附近的沟槽；

下选择栅，所述下选择栅形成在所述公共源的所述沟槽内；

绝缘层和字线，所述绝缘层和字线交替层叠在所述公共源和所述下选择栅之上；

上选择栅，所述上选择栅形成在所述绝缘层中最高处的绝缘层之上；

垂直沟道层，所述垂直沟道层穿过形成在所述上选择栅、所述绝缘层和所述字线中的孔与所述公共源的所述沟道连接区耦接；以及

电荷陷阱层，所述电荷陷阱层形成在所述字线与所述垂直沟道层之间。

16.如权利要求15所述的半导体存储器件，其中，所述公共源被形成至比所述沟槽的底部更深的区域。