[发明专利]半导体存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2011年2月17日提交的申请号为10-2011-0014212的韩国专利申请的优先权，本文通过引用包括该申请的全部内容。

技术领域

本发明的示例性实施例总体涉及半导体存储器件及其制造方法，更具体而言，涉及包括垂直沟道层的半导体存储器件及其操作方法。

背景技术

通过将半导体存储器件配制为包括存储器单元被垂直层叠的三维(3-D)结构存储器阵列可以提高有限的芯片面积中的存储器单元的数量。在3-D结构存储器阵列中，存储器单元的沟道层被沿着垂直于半导体衬底的方向形成，而以特定间隔围绕垂直沟道层的字线被形成在单元区中。

然而，在外围区中，半导体器件的部件，如晶体管，被形成为具有共同的2-D结构。在形成单元区中的存储器单元之后，形成外围区中的晶体管。

由于存储器单元被垂直地层叠在单元区中，因此可能增加单元区与外围区之间的厚度差，在外围区中形成晶体管的步骤可能变得更加复杂。

发明内容

根据本发明的一个示例性实施例，通过在半导体衬底内形成存储器阵列的下层结构(underlying structure)可以降低单元区与外围区之间的厚度差。通过同时地执行在单元区中形成存储器阵列的工艺和在外围区中形成晶体管的工艺，能够容易地在外围区中形成晶体管，能够减少工艺步骤的数量，并且能够简化制造工艺。

根据本说明书一个方面的半导体存储器件包括：下选择晶体管，所述下选择晶体管形成在半导体衬底中；存储器单元，所述存储器单元层叠在下选择晶体管中的每一个之上；以及上选择晶体管，所述上选择晶体管位于存储器单元的最高处。

所述半导体器件还包括：公共源，所述公共源形成在半导体衬底中以围绕下选择晶体管。下选择晶体管的下选择栅可以位于形成在公共源中的每个沟槽中。被沟槽限定的公共源的一部分成为下选择晶体管的沟道区。公共源可以由N型杂质区形成。

所述半导体存储器件还包括：绝缘层，所述绝缘层位于下选择栅与公共源之间，其中在沟槽底部中的绝缘层的厚度可以比在沟槽侧壁中的绝缘层的厚度更厚。

层叠的存储器单元包括：字线，所述字线层叠在包括下选择晶体管的半导体衬底之上；垂直沟道层，所述垂直沟道层经由字线与下选择晶体管的沟道区耦接；以及电荷陷阱叠层，所述电荷陷阱叠层形成在垂直沟道层与字线之间。

下选择晶体管的下选择栅可以突出得比半导体衬底更高。在这种情况下，电荷陷阱叠层可以在下选择栅和垂直沟道层之间延伸。

下选择晶体管的沟道区、层叠的存储器件的垂直沟道层以及上选择晶体管的沟道层被垂直地耦接。

根据本说明书另一个方面的半导体存储器件包括：突出部，所述突出部由纵向地(lengthwise)和横向地(crosswise)形成在半导体衬底的杂质区中的每个沟槽限定；第一导电层，所述第一导电层形成在沟槽内；层叠结构，在所述层叠结构中，第二绝缘层和第二导电层交替地层叠在第一导电层和杂质区之上；第三导电层，所述第三导电层被平行地沿着第一方向布置在层叠结构上；以及垂直导电层，所述垂直导电层经由层叠结构和第三导电层与杂质区的各个突出部耦接。

杂质区的深度可以比沟槽的深度更深。

所述沟槽包括：第一沟槽，所述第一沟槽被纵向地平行地形成在杂质区中；第二沟槽，所述第二沟槽被横向地平行地形成在杂质区中，并且被形成为与第一沟槽相交叉。

所述半导体存储器件还包括：第一绝缘层，所述第一绝缘层位于第一导电层与杂质区之间；以及第三绝缘层，所述第三绝缘层位于第二导电层与垂直导电层之间。

所述半导体存储器件还包括：电荷陷阱层，所述电荷陷阱层位于第二导电层与垂直导电层之间。

所述半导体存储器件还可以包括：第一隔离层绝缘层，所述第一隔离绝缘层位于第二导电层与电荷陷阱层之间；以及第二隔离绝缘层，所述第二隔离绝缘层位于电荷陷阱层与垂直导电层之间。

第一导电层可以被形成在杂质区的突出部上，垂直导电层可以经由第一导电层与各个突出部耦接。

所述半导体存储器件还可以包括：电荷陷阱层，所述电荷陷阱层位于第一导电层与垂直导电层之间以及第二导电层与垂直导电层之间。

在层叠结构中，第二绝缘层可以位于最上层和最下层中。