[发明专利]引入了局部应力的LDMOS器件

说明书

技术领域

本发明涉及半导体器件，特别涉及一种横向双扩散金属氧化物半导体(LDMOS)器件。

背景技术

LDMOS器件是基于SOI(Semiconductor On Insulator)技术和MOSFET(Metal Oxide Semiconductor Field Effect Transistor)技术发展起来的一种半导体器件，LDMOS器件通常作为功率器件。一个理想的功率器件，应当具有下列理想的静态和动态特性：在截止状态时能承受高电压；在导通状态时，具有大电流和很低的压降；在开关转换时，具有短的开、关时间，能承受电流和电压的快速变化，以及具有全控功能等。LDMOS器件的电极位于芯片表面，易于通过内部连接实现与低压信号电路及其它器件的相互集成。由于这些优点的存在，LDMOS器件得到了很快的发展。

与普通的MOSFET(金属氧化物半导体场效应晶体管)相比，传统的LDMOS器件在沟道与漏极之间增加了一个较长的低浓度漂移区。该漂移区的存在提高了击穿电压，并减小了漏、源两极之间的寄生电容，有利于提高频率特性。其中漂移区的长度和浓度是影响LDMOS击穿电压和源漏导通电阻R_on的两个重要因素，漂移区长度越长，浓度越小，击穿电压越高，而源漏导通电阻R_on却越大，这对于提高器件的驱动能力是不利的。因而，在提高击穿电压的同时获得较小的源漏导通电阻R_on是本领域技术人员不懈追求的目标。

在现代半导体技术中，通过在MOS晶体管沟道中引入应力提高载流子的迁移率，降低器件的源漏导通电阻是一个有效地措施。如对P型绝缘栅型场效应晶体管(PMOSFET)，在沟道中引入压应力可以提高空穴的迁移率。对N型绝缘栅型场效应晶体管(NMOSFET)，在沟道中引入张应力可以提高电子的迁移率。同样的，对于LDMOS器件，在P型LDMOS沟道中引入压应力可以提高空穴的迁移率；在N型LDMOS沟道中引入张应力可以提高电子的迁移率，从而降低LDMOS器件的源漏导通电阻。但是引入应力后使得材料的带隙E_G减小，对于突变结和缓变结击穿电压VB的公式分别是VB≈5.2×1013EG32N0-34,VB≈1010EG65a-25.]]>显然，引入应力后，由于带隙E_G减小，器件的击穿电压也会降低。对于LDMOS器件，击穿电压主要受漂移区影响，因而需要在沟道中引入有效应力的同时，尽量避免在漂移区引入应力，从而达到在保证击穿电压几乎不变的同时，降低器件的源漏导通电阻R_on的目的。

发明内容

本发明所要解决的技术问题，就是提供一种利用应力提高器件性能，并降低其不良影响的引入了局部应力的LDMOS器件。

本发明解决所述技术问题，采用的技术方案是，引入了局部应力的LDMOS器件，包括体衬底，在衬底上形成相互邻接的阱区和漂移区，在阱区和漂移区中分别形成源区和漏区，在源区和漂移区之间的阱区表面生长栅氧化层，在栅氧化层上生长多晶硅栅极，其特征在于，在源区和/或栅极表面覆盖薄膜，利用所述薄膜具有的本征应力，在LDMOS器件的沟道中引入应力。