[发明专利]侦测时脉信号之间峰值相位误差的方法及装置

权利要求书

1.一种峰值相位误差侦测电路，其特征在于，包括：

一相位误差逻辑电路，提供一相位差异脉冲信号，该相位差异脉冲信号包含至少一差异脉冲，该至少一差异脉冲指示一对时脉信号的选择边缘之间的时差；以及

一延迟及暂存逻辑电路，该延迟及暂存逻辑电路接收该相位差异脉冲信号，并提供一峰值相位误差值，该峰值相位误差值表示该对时脉信号之间的峰值相位误差；

其中，该相位差异脉冲信号依据不同时脉域的时脉信号产生，且每一个时脉域与各自相应的时脉信号同步。

2.根据权利要求1所述的峰值相位误差侦测电路，其特征在于，该延迟及暂存逻辑电路包括：

一延迟线，包含多个串联耦接的延迟单元及多个接头，其中每一接头提供对应的延迟单元的一输出状态；以及

一暂存逻辑电路，对应该至少一差异脉冲的一持续时间，暂存做为多个延迟位的该多个接头中每一个接头的状态，其中每一延迟位维持设定直到被重置。

3.根据权利要求2所述的峰值相位误差侦测电路，其特征在于，该暂存逻辑电路包括多个设定-重置暂存器，每一个设定-重置暂存器具有一设定输入，该设定输入耦接至该多个接头的一对应接头，每一个设定-重置暂存器具有一用以清除该暂存逻辑电路的重置输入，以及至少一时脉输入，该至少一时脉输入反应该至少一差异脉冲的状态。

4.根据权利要求2所述的峰值相位误差侦测电路，其特征在于，还包括一领先一侦测电路，转换该多个延迟位，以提供该峰值相位误差值。

5.根据权利要求1所述的峰值相位误差侦测电路，其特征在于，还包括：

一脉冲选择逻辑电路，选择该相位差异脉冲信号或一校准脉冲信号，以提供至该延迟及暂存逻辑电路；以及

一控制逻辑电路，控制该脉冲选择逻辑电路去选择该校准脉冲信号以校准该延迟及暂存逻辑电路，以及控制该脉冲选择逻辑电路去选择该相位差异脉冲信号以决定该对时脉信号之间的峰值相位误差。

6.根据权利要求5所述的峰值相位误差侦测电路，其特征在于，该延迟及暂存逻辑电路包含具有相同延迟时间的多个延迟单元，其中，通过将该校准脉冲信号的已知时间除以该峰值相位误差值决定经由该多个延迟单元中每一个延迟单元的该相同延迟时间。

7.根据权利要求1所述的峰值相位误差侦测电路，其特征在于，该相位误差逻辑电路包括：

一第一侦测电路，当该对时脉信号中的第一个时脉信号被指定为一致于一第一时脉边缘转态时，传输一第一侦测信号；

一第二侦测电路，当该对时脉信号中的第二个时脉信号被指定为一致于一第二时脉边缘转态时，传输一第二侦测信号；以及

一异或门，接收该第一侦测信号及该第二侦测信号，并提供该相位差异脉冲信号。

8.根据权利要求1所述的峰值相位误差侦测电路，其特征在于，当一时脉信号的下一边缘一致于一参考时脉的一边缘时，与该时脉信号对应的锁相回路电路致动多个预备信号中与该时脉信号对应的预备信号。

9.一集成电路，其特征在于，包括：

多个时脉电路，每一个时脉电路提供多个时脉信号中的一对应的时脉信号；以及

一峰值相位误差侦测电路，包括：

一相位误差逻辑电路，接收从该多个时脉信号中选择的一对时脉信号，以及提供一相位差异脉冲信号，该相位差异脉冲信号包含至少一差异脉冲，该至少一差异脉冲指示该选择的一对时脉信号的时差；

一延迟及暂存逻辑电路，接收该相位差异脉冲信号，并提供一峰值相位误差值，该峰值相位误差值表示该对时脉信号之间的峰值相位误差；以及

一控制逻辑电路，用以自该多个时脉信号中选择该选择的一对时脉信号；

其中，该相位差异脉冲信号依据不同时脉域的时脉信号产生，且每一个时脉域与各自相应的时脉信号同步。

10.根据权利要求9所述的集成电路，其特征在于，该多个时脉电路中每一个时脉电路包括：

一锁相回路电路，接收一参考时脉及一时脉乘数，以及提供该多个时脉信号中对应的一个时脉信号以及多个预备信号中对应的一个预备信号。

11.根据权利要求9所述的集成电路，其特征在于，当一时脉信号的下一边缘一致于一参考时脉的一边缘时，与该时脉信号对应的锁相回路电路致动多个预备信号中与该时脉信号对应的预备信号。