[发明专利]具有银含量可控的焊料接合区域的半导体封装件

说明书

技术领域

本发明一般地涉及半导体领域，更具体地来说，涉及一种半导体封装件。

背景技术

集成电路芯片包括形成在衬底上方的半导体器件，如半导体晶圆，以及包括提供集成电路的电气接口的金属化接触焊盘。接合凸块是集成电路中互连结构的一部分。凸块提供集成电路器件接口，通过其可以制造与器件的电连接。提供芯片的内部电路和外部电路之间连接的技术，如电路板、其他芯片、或晶圆，包括引线接合，其中引线用于将芯片的接触焊盘连接至外部电路，以及可能包括领域内众所周知的其他技术。最近的芯片连接技术，称为倒装芯片技术，采用沉积在芯片接触焊盘上方的焊料凸块提供集成电路器件与外部电路的连接。为了将芯片安装至外部电路，翻转该芯片，以便其顶面朝下且其接触焊盘与外部电路上的匹配接触焊盘对准。然后，焊料在倒装芯片和支撑外部电路的衬底之间回流以完成互连。得到的倒装芯片封装件比传统的基于载具的系统小得多，由于芯片直接定位于外部电路上方，使得互连引线可能短得多。因此，电感和电阻热量大大降低，从而使更高速器件成为可能。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体封装件，包括：工件，包括导电迹线；以及芯片，包括凸块结构，其中，所述芯片附接至所述工件，并且所述凸块结构电连接至所述导电迹线，从而形成迹线上凸块(BOT)互连结构；以及其中，所述BOT互连结构包括焊料区域，并且所述焊料区域中的银(Ag)含量不超过1.8重量百分比(wt％)。

在该半导体封装件中，所述焊料区域中的银含量在0.5重量百分比至1.8重量百分比之间。

在该半导体封装件中，所述焊料区域中的银含量在0.5重量百分比至1.0重量百分比之间。

在该半导体封装件中，所述焊料区域中的银含量在1.1重量百分比至1.5重量百分比之间。

在该半导体封装件中，所述凸块结构是伸长的形状。

在该半导体封装件中，所述凸块结构包括导电柱。

在该半导体封装件中，所述导电柱包括铜。

在该半导体封装件中，所述工件包括电介质衬底，并且所述导电迹线包括铜。

在该半导体封装件中，所述焊料区域无铅(Pb)。

根据本发明的另一方面，提供了一种半导体封装件，包括：工件，包括导电迹线；以及芯片，包括：导电柱和所述导电柱上方的焊料层，其中，所述芯片附接至所述工件，并且所述导电柱通过所述焊料层电连接至所述导电迹线，其中，所述焊料层中的银(Ag)含量在0.5重量百分比至1.8重量百分比之间。

在该半导体封装件中，所述焊料层中的银(Ag)含量在0.5重量百分比至1.0重量百分比之间。

在该半导体封装件中，所述焊料层中的银(Ag)含量在0.5重量百分比至1.5重量百分比之间。

在该半导体封装件中，所述焊料层中的银(Ag)含量在1.5重量百分比至1.8重量百分比之间。

在该半导体封装件中，所述导电柱是伸长的形状。

在该半导体封装件中，所述导电柱包括铜。

在该半导体封装件中，所述焊料层无铅(Pb)。

根据本发明的又一方面，提供了一种方法，包括：容纳半导体衬底，所述半导体衬底包括伸长的导电柱；在所述伸长的导电柱上方形成焊料层，其中，所述焊料层中的银(Ag)含量在0.5至1.8重量百分比之间；容纳电介质衬底，所述电介质衬底包括导电迹线；以及将所述半导体衬底附接至所述电介质衬底，并且通过所述焊料层将所述伸长的导电柱电连接至所述导电迹线。

在该方法中，所述伸长的导电柱是包括曲边的矩形形状。

在该方法中，所述焊料层无铅(Pb)。

该方法进一步包括：对焊料层实施回流工艺。

附图说明

图1和图2是根据实施例制造半导体器件的中间阶段的横截面图。

图3是根据本发明的一些实施例的三个示例性的伸长的凸块结构的俯视图。

图4是根据实施例的工件的横截面图。

图5是包括连接至实施例中的工件的芯片的半导体封装件的横截面图。

图6是根据本发明的实施例的三个示例性的伸长的迹线上凸块互连结构的俯视图。

图7是根据本发明的实施例形成半导体封装件的方法的流程图。

具体实施方式