[发明专利]适用于逻辑系统的线性电压调节电路

说明书

技术领域

本发明涉及一种线性电压调节电路，特别是涉及一种具有负载调节的线性电压调节电路，其可适用于逻辑系统。

背景技术

电压调节器经常被用来维持一固定电压位准，而线性电压调节器为电压调节器的一种，其操作于晶体管的线性区域。

由于线性电压调节器一般是设计为用于符合高负载电流、稳定频率响应及低电压差(dropout voltage)，因而无法有效降低其消耗电流。鉴于此，通常还会在待机模式(standby mode)下额外使用一低负载电流及低消耗功率的线性电压调节器，用以达到负载调节。然而，其需要额外的输出节点及被动组件(例如补偿电容)，因而增加了相关成本及电路面积。再者，还需使用额外的开关，用以在各线性电压调节器之间切换，更增加了成本及电路面积。

因此，亟需提出一种新颖的线性电压调节电路，用以克服上述缺点，又不会牺牲电压调节的效能。

发明内容

鉴于上述，本发明实施例提出一种线性电压调节电路，其可节省可观的功率消耗及/或降低输出节点、电容相关的成本及电路面积，同时达到线性电压调节电路的电压调节及负载调节。

根据本发明实施例，线性电压调节电路包含第一线性电压调节器、第二线性电压调节器、单一共同输出节点及单一共同电容器。第一线性电压调节器接收输入电压及第一参考电压。第二线性电压调节器的负载驱动能力低于第一线性电压调节器，且第二线性电压调节器接收输入电压及第二参考电压。第一线性电压调节器的输出节点与第二线性电压调节器的输出节点直接连接于共同输出节点。共同电容器连接于共同输出节点与地之间。

附图说明

图1显示本发明实施例的具负载调节的线性电压调节电路的方块图，其可适用于逻辑系统。

图2显示图1的第一线性电压调节器的详细电路图。

图3显示图1的第二线性电压调节器的详细电路图。

图4显示图1的第二线性电压调节器的另一详细电路图。

主要组件符号说明

10    逻辑系统

11    第一线性电压调节器

110   运算放大器

12    第二线性电压调节器

120   运算放大器

V_in   输入电压

V_ref1 第一参考电压

V_ref2 第二参考电压

EN    致能信号

COM   共同输出节点

C_com  共同电容器

P1    P型金属氧化半导体(PMOS)晶体管

P2    致能晶体管

N1    N型金属氧化半导体(NMOS)晶体管

N1A   第一NMOS晶体管

N1B   第二NMOS晶体管

R1    第一电阻器

R2    第二电阻器

R3    第三电阻器

R4    第四电阻器

R_r    调节电阻器

具体实施方式

图1显示本发明实施例的具有负载调节的线性电压调节电路的方块图，其可适用于逻辑系统10。逻辑系统10可操作于全功率的正常模式或缩减功率的低功率模式(例如待机模式)。

在本实施例中，线性电压调节电路包含第一线性电压调节器11及第二线性电压调节器12。第一线性电压调节器11的负载驱动能力(或负载电流)高于第二线性电压调节器12。例如，第一线性电压调节器11的负载电流为数十或数百毫安(mA)，而第二线性电压调节器12的负载电流仅为数个毫安。换句话说，在正常模式下，第一线性电压调节器11的功率消耗一般大于二线性电压调节器12。第一或第二线性电压调节器11/12可以为低电压差(low-dropout，LDO)调节器，其输入电压比调节后输出电压至少高出一预设电压量(即，电压差)。