[发明专利]用于单栅极非易失性存储器件的结构和方法

权利要求书

1.一种集成电路，包括：

半导体衬底，具有外围区域和存储区域；

场效应晶体管，被设置在所述外围区域中并且具有硅化物部件；以及

单浮栅非易失性存储器件，被设置在所述存储区域中，没有硅化物，并且具有彼此横向间隔的第一栅电极和第二栅电极。

2.根据权利要求1所述的集成电路，其中，位于所述存储区域中的所述单浮栅非易失性存储器件包括：第一区域和接近所述第一区域的第二区域，其中，

所述第一区域包括第一结构，和所述第二区域包括第二结构；

所述第一结构被设计为可操作地存储电荷并且包括：

第一栅极介电部件，位于所述半导体衬底上方；

所述第一栅电极，被设置在所述第一栅极介电部件上方，并且被配置为浮置；以及

源极和漏极，在所述半导体衬底中形成，被设置在所述第一栅电极的两侧；以及

所述第二结构与用于数据操作的所述第一结构连接，并且包括：

第二栅极介电部件，位于所述半导体衬底的上方；以及

所述第二栅电极，被设置在所述第二栅极介电部件上方。

3.根据权利要求2所述的集成电路，其中，所述第一结构被配置为具有与所述第二栅电极连接的浮栅的晶体管，并且所述第二结构被配置为电容器。

4.根据权利要求3所述的集成电路，其中，所述第二结构进一步包括：

第一类型掺杂剂的掺杂阱，在所述半导体衬底中形成，并且位于所述第二栅电极下方；以及

所述第一类型掺杂剂的掺杂接触件，在所述半导体衬底中形成，并且与所述掺杂阱接触。

其中，所述电容器包括：所述掺杂阱，作为第一电容器电极；所述第二栅电极，作为第二电容器电极；以及第二栅极介电部件，作为夹置在所述第一电容器电极和所述第二电容器电极之间的电容器电介质。

5.根据权利要求3所述的集成电路，其中，所述第二部件进一步包括：

第一类型掺杂剂的掺杂阱，在所述半导体衬底中形成，并且位于所述第二栅电极的下方；以及

第二类型掺杂剂的掺杂接触件，在所述半导体衬底中形成，并且与所述掺杂阱接触，所述第二类型掺杂剂与所述第一类型掺杂剂相反，

其中，所述电容器包括：所述掺杂阱，作为第一电容器电极；所述第二栅电极，作为第二电容器电极；以及第二栅极介电部件，作为夹置在所述第一电容器电极和所述第二电容器电极之间的电容器电介质。

6.根据权利要求2所述的集成电路，其中，

所述第一结构被配置为浮栅晶体管，并且所述第二结构被配置为与所述浮栅晶体管串联连接的选择晶体管；以及

所述选择晶体管和所述浮栅晶体管共用所述漏极。

7.根据权利要求2所述的集成电路，其中，

所述第一结构被配置为浮栅晶体管，并且所述第二结构被配置为注入晶体管；

所述注入晶体管和所述浮栅晶体管共用所述漏极；以及

所述第二栅电极与所述第一栅电极电连接。

8.根据权利要求7所述的集成电路，其中，

所述浮栅晶体管的所述源极连接至读位线；

所述漏极连接至字线；以及

所述注入晶体管的源极连接至注入位线。

9.一种集成电路，包括：

半导体衬底，具有外围区域和存储区域，其中，所述外围区域包括设置在各个接触区域上方的硅化物部件，并且所述存储区域没有硅化物；以及

多个单浮栅非易失性存储单元，被设置在所述存储区域中，其中，所述单浮栅非易失性存储单元中的每个包括：

第一栅电极，被设置在所述半导体衬底上方，通过第一栅极介电部件与所述半导体衬底隔离，并且为了存储电荷而被配置为浮置；

源极和漏极，在所述半导体衬底中形成，分别被设置在所述第一栅极的两侧；以及

第二栅电极，被设置在所述半导体衬底上方，通过第二栅极介电部件与所述半导体衬底隔离，并且与所述第一栅电极具有横向间距。

10.一种制造集成电路的方法，所述方法包括：

提供具有存储区域和外围区域的硅衬底；

形成位于所述硅衬底上方的栅极介电层和位于所述栅极介电层上方的栅电极层；

图案化所述栅电极层和所述栅极介电层，生成位于所述存储区域中的第一栅叠层和第二栅叠层，以及位于所述外围区域中的第三栅叠层，所述第二栅叠层与所述第一栅叠层具有横向间距；

对所述硅化物衬底实施各种注入，形成位于所述第一栅叠层的两侧的第一源极和第一漏极并且位于所述第三栅叠层的两侧第二源极和第二漏极；

形成位于所述硅衬底上方的硬掩模层，其中，所述硬掩模层覆盖所述存储区域，并且暴露位于所述外围区域中的所述第三栅叠层、所述第二源极、以及所述第二漏极；以及

在所述外围区域中的所述第三栅叠层、所述第二源极、以及所述第二漏极的上方形成硅化物，而通过所述硬掩模层保护所述存储区域防止形成硅化物。