[发明专利]用于单栅极非易失性存储器件的结构和方法

说明书

技术领域

本发明涉及集成电路领域，更具体地，涉及用于单栅极非易失性存储器件的结构和方法。

背景技术

在深亚微米集成电路技术中，非易失性存储器件由于各种优点成为受欢迎的存储单元。尤其是，当电源断开时，保存在非易失性存储器件中的数据不会丢失。非易失性存储器件的一个特定实例包括：单个浮栅，从而保持与所存储的数据相关联的电荷。当实施互补金属氧化物半导体场效应晶体管(CMOSFET)技术时，自对准硅化物在诸如栅极、源极、以及漏极的各个接触区域上形成，从而降低了接触电阻。当包括非易失性存储器件的集成电路通过各种技术结点缩小时，存储器件的设计考虑工艺集成，例如，对准边缘和其他因素，导致较大的存储单元尺寸和较低的封装密度。因此，需要单非易失性存储器件的结构和制造该单非易失性存储器件的方法，从而解决以上问题。

发明内容

为解决上述问题，本发明提供了一种集成电路，包括：半导体衬底，具有外围区域和存储区域；场效应晶体管，被设置在外围区域中并且具有硅化物部件；以及单浮栅非易失性存储器件，被设置在存储区域中，没有硅化物，并且具有彼此横向间隔的第一栅电极和第二栅电极。

其中，位于存储区域中的单浮栅非易失性存储器件包括：第一区域和接近第一区域的第二区域，其中，第一区域包括第一结构，和第二区域包括第二结构；第一结构被设计为可操作地存储电荷并且包括：第一栅极介电部件，位于半导体衬底上方；第一栅电极，被设置在第一栅极介电部件上方，并且被配置为浮置；以及源极和漏极，在半导体衬底中形成，被设置在第一栅电极的两侧；以及第二结构与用于数据操作的第一结构连接，并且包括：第二栅极介电部件，位于半导体衬底的上方；以及第二栅电极，被设置在第二栅极介电部件上方。

其中，第一结构被配置为具有与第二栅电极连接的浮栅的晶体管，并且第二结构被配置为电容器。

其中，第二结构进一步包括：第一类型掺杂剂的掺杂阱，在半导体衬底中形成，并且位于第二栅电极下方；以及第一类型掺杂剂的掺杂接触件，在半导体衬底中形成，并且与掺杂阱接触。

其中，电容器包括：掺杂阱，作为第一电容器电极；第二栅电极，作为第二电容器电极；以及第二栅极介电部件，作为夹置在第一电容器电极和第二电容器电极之间的电容器电介质。

其中，第二部件进一步包括：第一类型掺杂剂的掺杂阱，在半导体衬底中形成，并且位于第二栅电极的下方；以及第二类型掺杂剂的掺杂接触件，在半导体衬底中形成，并且与掺杂阱接触，第二类型掺杂剂与第一类型掺杂剂相反，其中，电容器包括：掺杂阱，作为第一电容器电极；第二栅电极，作为第二电容器电极；以及第二栅极介电部件，作为夹置在第一电容器电极和第二电容器电极之间的电容器电介质。

其中，第一结构被配置为浮栅晶体管，并且第二结构被配置为与浮栅晶体管串联连接的选择晶体管；以及选择晶体管和浮栅晶体管共用漏极。

其中，第一结构被配置为浮栅晶体管，并且第二结构被配置为注入晶体管；注入晶体管和浮栅晶体管共用漏极；以及第二栅电极与第一栅电极电连接。

其中，浮栅晶体管的源极连接至读位线；漏极连接至字线；以及注入晶体管的源极连接至注入位线。

其中，位于外围区域中的场效应晶体管包括：第三栅极，被设置在第三栅极介电部件上方；源极和漏极，在半导体衬底中形成，并且第三栅极插入源极和漏极之间；以及硅化物部件，在位于外围区域中的场效应晶体管的源极、漏极、以及第三栅极上形成，并且进一步连接至用于相应电偏置的互连结构。

其中，第二栅极电连接至第一栅极，并且电浮置。

此外，还提供了一种集成电路，包括：半导体衬底，具有外围区域和存储区域，其中，外围区域包括设置在各个接触区域上方的硅化物部件，并且存储区域没有硅化物；以及多个单浮栅非易失性存储单元，被设置在存储区域中，其中，单浮栅非易失性存储单元中的每个包括：第一栅电极，被设置在半导体衬底上方，通过第一栅极介电部件与半导体衬底隔离，并且为了存储电荷而被配置为浮置；源极和漏极，在半导体衬底中形成，分别被设置在第一栅极的两侧；以及第二栅电极，被设置在半导体衬底上方，通过第二栅极介电部件与半导体衬底隔离，并且与第一栅电极具有横向间距。

其中，第二栅电极与用于电偏置的互连结构电连接。

该集成电路进一步包括：源极，位于半导体衬底中，并且被设置在第二栅电极的边缘处，其中，第二栅电极与第一栅电极电连接，并且位于第二栅电极的边缘处的源极被配置为可操作地对第一栅电极充电。