[发明专利]栅极驱动电路

权利要求书

1.一种栅极驱动电路，所述栅极驱动电路包括：

第一时钟发生器，所述第一时钟发生器用于输出具有不同相位的n个输出控制时钟脉冲，n为等于或者大于2的自然数；

第二时钟发生器，所述第二时钟发生器创建m*n个输出时钟脉冲，该m*n个输出时钟脉冲具有不同相位并且在该m*n个输出时钟脉冲的高周期部分地彼此交叠，m为自然数，将所述m*n个输出时钟脉冲按照相位顺序排列，并且将按照相位顺序排列的所述m*n个输出时钟脉冲以n为单位分组，以产生m个组，每个组具有n个输出时钟脉冲，并且输出所述m*n个输出时钟脉冲，以使得每个组中包括的具有第k相位顺序的输出时钟脉冲的上升沿位于n个输出控制时钟脉冲中的具有第k相位顺序的输出控制时钟脉冲的高周期中；以及

移位寄存器，所述移位寄存器从第一时钟发生器接收所述n个输出控制时钟脉冲，从第二时钟发生器接收所述m*n个输出时钟脉冲，并顺序地输出多个扫描脉冲。

2.根据权利要求1所述的栅极驱动电路，其中，

所述n个输出控制时钟脉冲和该m*n个输出时钟脉冲均包括周期性地产生的多个脉动，以及

包括在具有第k相位顺序并且属于第j个组的输出时钟脉冲中的脉动的上升沿位于具有第k相位顺序的脉动的高周期中，j为等于或者小于m的自然数。

3.根据权利要求2所述的栅极驱动电路，其中，

所述第m*n个输出时钟脉冲还包括虚设脉动，并且

所述虚设脉动具有与启动脉冲相同的输出时序，该启动脉冲具有超前于第一输出时钟脉冲的相位的相位。

4.根据权利要求2所述的栅极驱动电路，其中，处于所述n个输出控制时钟脉冲的低周期的所述n个输出控制时钟脉冲的每个的电压低于或者等于处于所述m*n个输出时钟脉冲的低周期的所述m*n个输出时钟脉冲的每个的电压。

5.根据权利要求4所述的栅极驱动电路，其中，所述m*n个输出时钟脉冲的每个不与所述n个输出控制时钟脉冲中的至少一个交叠。

6.根据权利要求5所述的栅极驱动电路，其中，

所述移位寄存器包括用于顺序地输出扫描脉冲的多个级，

每个级通过该每个级的输出端子输出扫描脉冲，

所述n个输出控制时钟脉冲通过n个输出控制时钟线传递，

所述m*n个输出时钟脉冲通过m*n个输出时钟线传递，

第p个级包括：

第一开关器件，其根据所述n个输出控制时钟脉冲中的任意一个而导通或者截止，并且当所述第一开关器件导通时将第(p-q)个级的输出端子或者传递启动脉冲的启动传递线与置位节点相互连接，其中p为自然数，q为小于p的自然数；

第二开关器件，其根据所述n个输出控制时钟脉冲中的任意一个而导通或者截止，并且当所述第二开关器件导通时将所述置位节点与传递第一放电电压的第一放电电压线相互连接；以及

上拉开关器件，其根据施加到所述置位节点的电压而导通或者截止，并且当所述上拉开关器件导通时将输出时钟线中的任意一个与所述第p个级的输出端子相互连接，

所述输出时钟脉冲的高周期不与提供到第二开关器件的输出控制时钟脉冲的高周期交叠，

处于所述n个输出控制时钟脉冲的低周期的所述n个输出控制时钟脉冲的每个的电压低于或者等于所述第一放电电压，

提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠，以及

向所述上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。

7.根据权利要求6所述的栅极驱动电路，其中，q是1或者2。

8.根据权利要求6所述的栅极驱动电路，其中，所述第p个级还包括：

第三开关器件，其根据来自输出时钟线的任一条输出时钟线的输出时钟脉冲而导通或者截止，并且当所述第三开关器件导通时将传递充电电压的充电电压线与复位节点相互连接；

第四开关器件，其根据施加到置位节点的电压而导通或者截止，并且当所述第四开关器件导通时将所述复位节点与传递第二放电电压的第二放电电压线相互连接；以及

下拉开关器件，其根据施加到所述复位节点的电压而导通或者截止，并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接，

所述上拉开关器件和所述第三开关器件被提供相同的输出时钟脉冲。