[发明专利]栅极驱动电路

说明书

技术领域

本发明涉及栅极驱动电路，更具体地涉及防止从处于置位节点的电荷泄漏以稳定来自级的输出的栅极驱动电路。

背景技术

本申请要求2011年2月22日提交的韩国专利申请No.10-2011-0015738和2011年7月5日提交的韩国专利申请No.10-2011-0066276的优先权，其如同全面在此阐述一样通过引用结合于此。

移位寄存器输出多个扫描脉冲以顺序地驱动诸如液晶显示器的显示装置的选通线。为此，移位寄存器内包括多个开关器件。可以采用氧化物半导体晶体管作为这种开关器件。

图1是例示现有的氧化物半导体晶体管的栅极电压和漏极电流之间的基于温度的关系特性的图。

对于移位寄存器中使用的N型氧化物半导体晶体管，优选地其阈值电压具有正值。然而，随着温度升高，氧化物半导体晶体管的阈值电压向负方向地移动，如图1所示。为此原因，在移位寄存器的输出周期必须关闭的N型氧化物半导体晶体管在高温度可能不能正常关闭，由此产生泄漏电流。该泄漏电流可以降低置位节点处的电压，导致不能够正常产生移位寄存器的输出的问题。

图2是例示基于现有的氧化物半导体晶体管的阈值电压的变化的置位节点处的电压和扫描脉冲的图。

从图2(a)可见，当氧化物半导体晶体管的阈值电压Vth是-1时，由于氧化物半导体晶体管的泄漏电流引起置位节点处的电压Vq迅速降落，从而作为移位寄存器的输出的扫描脉冲的电压Vsp也迅速降落。

另外，从图2(b)可见，当氧化物半导体晶体管的阈值电压Vth是-3时，氧化物半导体晶体管的泄漏电流进一步增加，从而置位节点处的电压Vq不能够升高，由此造成完全不能产生扫描脉冲的电压Vsp。

发明内容

因此，本发明旨在提供一种基本避免了由于现有技术的限制和缺点造成的一个或者更多个问题的栅极驱动电路。

本发明的目的是提供一种栅极驱动电路，其中提供到负责输出的上拉开关器件的时钟脉冲和提供到负责对置位节点充电/放电的开关器件的时钟脉冲具有不同的波形，因而防止从置位节点的电流泄漏。

本发明的其它优点、目的及特征一部分将在以下的说明书中进行阐述，并且一部分对于本领域的技术人员来说将在研读以下内容后变得清楚，或者可以从本发明的实践获知。本发明的这些目的和其它优点可以通过在本书面描述及其权利要求书及附图中具体指出的结构来实现和获得。

为了实现这些目的和其它优点，并且根据本发明的目的，如此处举例并且广泛描述的，一种栅极驱动电路，所述栅极驱动电路包括：第一时钟发生器，所述第一时钟发生器用于输出具有不同相位的n个输出控制时钟脉冲(n为等于或者大于2的自然数)；第二时钟发生器，所述第二时钟发生器创建m*n个输出时钟脉冲，该m*n个输出时钟脉冲具有不同相位并且在该m*n个输出时钟脉冲的高周期部分地彼此交叠(m为自然数)，将该m*n个输出时钟脉冲按照相位顺序排列，并且将按照相位顺序排列的该m*n个输出时钟脉冲以n为单位分组，以产生m个组，每个组具有n个输出时钟脉冲，并且输出所述m*n个输出时钟脉冲，以使得每个组中包括的具有第k相位顺序的输出时钟脉冲的上升沿位于n个输出控制时钟脉冲中的具有第k相位顺序的输出控制时钟脉冲的高周期中；以及移位寄存器，所述移位寄存器从第一时钟发生器接收所述n个输出控制时钟脉冲，从第二时钟发生器接收所述m*n个输出时钟脉冲，以及顺序地输出多个扫描脉冲。

所述n个输出控制时钟脉冲和该m*n个输出时钟脉冲均包括周期性地产生的多个脉动，以及包括在具有第k相位顺序并且属于第j个组的(j为等于或者小于m的自然数)的输出时钟脉冲中的脉动的上升沿位于具有第k相位顺序的脉动的高周期中。

第m*n个输出时钟脉冲还包括虚设脉动，并且所述虚设脉动具有与启动脉冲相同的输出时序，该启动脉冲具有超前于第一输出时钟脉冲的相位的相位。

处于所述n个输出控制时钟脉冲的低周期的所述n个输出控制时钟脉冲的每个的电压低于或者等于处于所述m*n个输出时钟脉冲的低周期的所述m*n个输出时钟脉冲的每个的电压。

所述m*n个输出时钟脉冲的每个不与所述n个输出控制时钟脉冲中的至少一个交叠。