[发明专利]包括减少穿通泄漏的非挥发性存储器单元的集成电路

说明书

本申请是分案申请，母案的申请号：200810170461.8，申请日：2008年11月6日，发明名称：用于减小穿通泄漏的存储器单元与阵列操作方法。

技术领域

本发明是关于非挥发性存储器单元阵列(non-volatile memory cell arrays)及其操作方法，以及包括所述非挥发性存储器单元阵列的集成电路。更特定而言，本发明提供用于写入(programming)非挥发性存储器单元阵列中的存储器单元的方法，其减少未选定存储器单元中的穿通泄漏(punch through leakage)。仅由实例，本发明已应用于某些非挥发性存储器阵列，其包含浮动栅极(floating gate)以及氮化物电荷储存材料(nitride charge storage)。但将认识到，本发明具有更为宽广的应用范围。

背景技术

非挥发性存储器(non-volatile memory，NVM)大体而言指即使在自含有NVM单元的装置移除电力供应时亦能够连续储存信息的半导体存储器。已知NVM包含屏蔽只读存储器(Mask Read-Only Memory，Mask ROM)、可写入只读存储器(Programmable Read-Only Memory，PROM)、可擦除可写入只读存储器(Erasable Programmable Read-Only Memory，EPROM)、电可擦除可写入只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)以及闪存(Flash Memory)。非挥发性存储器广泛用于半导体工业中，且为经开发以长期储存经写入资料的一类存储器。通常，可基于装置的最终使用需要而写入、读取及/或擦除非挥发性存储器，且经写入资料可储存较长时期。

图1为已知非挥发性存储器单元结构的横截面图。如图所示，存储器单元100具有形成于衬底101内的源极102以漏极103。控制栅极105上覆于电荷储存材料107。电荷储存材料107藉由介电质108与衬底分离。电荷储存材料107藉由介电质106与控制栅极105分离。介电质108常为隧穿氧化物，且介电质106常为复合氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)层。

电荷储存层107可包含不同材料以组合物。在一实例中，电荷储存材料107为浮动栅极。在另一实例中，存储器单元具有所谓的硅-氧化物-氮化物-氧化物-硅(silicon-oxide-nitride-oxide-silicon，SONOS)结构。氮化物层用作电荷储存层107。

可使用通道热电子写入方法来写入非挥发性存储器单元100。在一实例中，源极102接地。漏极103耦接至4-5V电压。将8-10V的栅极电压施加于控制栅极105。热电子产生于通道区域中且注入至电荷储存材料107内。此等电子使存储器单元100经写入为高临限电压状态。

如上文论述，在单元写入期间将特定高电压施加于存储器单元。在包含以列以行配置的存储器单元的存储器阵列中，多个存储器单元的漏极端子通常连接至一位线，且多个存储器单元的控制栅极常连接至一字线。在写入操作期间，亦将一既定用于选定单元的高电压施加于连接至所述位线的若干未选定单元。此高电压出现于未选定存储器单元的漏极端子上，且可引起未选定存储器单元中的高电场以及穿通泄漏。泄漏电流可导致存储器芯片的高功率消耗。泄漏电流亦可导致存储器单元的长期可靠性问题。伴随半导体装置的持续缩小，穿通泄漏的问题变得日益严重。

因此，需要可减少穿通泄漏电流的操作非挥发性存储器单元的改良方法。亦需要可使用所述改良操作方法的改良非挥发性存储器阵列结构。

发明内容

本发明是关于非挥发性存储器单元阵列以及其操作方法。更特定而言，本发明提供用于写入非挥发性存储器单元阵列中的存储器单元的方法，其减少未选定存储器单元中的穿通泄漏。仅由实例，本发明已应用于某些非挥发性存储器阵列，其包含浮动栅极以及氮化物电荷储存材料。但将认识到，本发明具有更为宽广的应用范围。