[发明专利]基于混合晶向SOI的器件系统结构及制备方法

说明书

技术领域

本发明涉及本导体领域，特别是涉及一种基于混合晶向SOI的器件系统结构及制备方法。

背景技术

高压器件与高压集成工艺在汽车电子、LED驱动电路、PDP驱动等领域有着广泛的应用和大量的需求。BCD工艺是最主要的高压集成工艺，其中横向扩散金属氧化物半导体(LDMOS)是常用的集成高压器件，这类技术通常采用体硅和SOI衬底材料，在100V以上工艺中，为了解决隔离问题，则常采用SOI衬底材料。虽然人们更多关心N-LDMOS，然而，与MOS器件一样，P-LDMOS也是高压MOS器件中重要的组成部分，其在PDP驱动等领域中有着重要的应用。目前，与N-LDMOS相比，在相同击穿电压(BV)情况下，P-LDMOS的Rdson总要高出一倍甚至更多，最主要的原因是由于受空穴迁移率的限制，其Ion小于N-LDMOS，为此希望提供一种新的衬底材料，提高载流子迁移率，改善器件Rdson，提高器件性能，以便有利于进一步提高集成度、降低功耗。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于混合晶向SOI的器件系统制备方法，以制备出N型高压器件和/或低压器件、以及P型高压器件结构。

本发明的目的在于提供一种基于混合晶向SOI的器件系统结构，以提高空穴迁移率及改善P型高压器件的Rdson。

为实现上述目的及其他相关目的，本发明提供一种基于混合晶向SOI的器件系统制备方法，其至少包括：

1)制备(110)/(100)全局混晶SOI结构；

2)在所述全局混晶SOI结构上形成(100)外延图形窗口；

3)在所述(100)外延图形窗口处选择性外延生长(100)硅，并使外延(100)硅后的图形化混晶SOI结构表面平坦化；

4)在外延(100)硅后的图形化混晶SOI结构上形成隔离器件的隔离结构；以及

5)在具有隔离结构的图形化混晶SOI结构的(110)衬底部分制备P型高压器件结构、在(100)衬底部分制备N型高压器件结构和/或低压器件结构。

本发明还提供另一种基于混合晶向SOI的器件系统制备方法，其至少包括：

1)制备(100)/(110)全局混晶SOI结构；

2)在所述全局混晶SOI结构上形成(110)外延图形窗口；

3)在所述(110)外延图形窗口处选择性外延生长(110)硅，并使外延(110)硅后的图形化混晶SOI结构表面平坦化；

4)在外延(110)硅后的图形化混晶SOI结构上形成隔离器件的隔离结构；

5)在具有隔离结构的图形化混晶SOI结构的(110)衬底部分制备P型高压器件结构、在(100)衬底部分制备N型高压器件结构和/或低压器件结构。

本发明提供一种基于混合晶向SOI的器件系统结构，其至少包括：

形成于(110)/(100)混晶SOI结构的(110)衬底部分的P型高压器件结构；

形成于(110)/(100)混晶SOI结构的(100)衬底部分的N型高压器件结构和/或低压器件结构；以及

隔离各器件的隔离结构。

本发明还提供一种基于混合晶向SOI的器件系统结构，其至少包括：

形成于(100)/(110)混晶SOI结构的(110)衬底部分的P型高压器件结构；

形成于(100)/(110)混晶SOI结构的(100)衬底部分的N型高压器件结构和/或低压器件结构；以及

隔离各器件的隔离结构。

如上所述，本发明具有以下有益效果：能有效提高空穴迁移率，改善P型高压器件的Rdson，提高器件的性能，有利于进一步提高集成度、降低功耗。

附图说明

图1-图5显示为本发明的一种基于混合晶向SOI的器件系统制备方法的流程图。

图6-图10显示为本发明的另一种基于混合晶向SOI的器件系统制备方法的流程图。

图11显示为电子和空穴迁移率示意图。

图12显示为高压器件所包含的沟道结构的形状示意图。

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。