[发明专利]具有硅锗掺杂区的半导体器件的制作方法有效
| 申请号： | 201210046187.X | 申请日： | 2012-04-10 |
| 公开（公告）号： | CN103367129A | 公开（公告）日： | 2013-10-23 |
| 发明（设计）人： | 韩秋华 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/8238 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 掺杂 半导体器件 制作方法 | ||
1.一种具有硅锗掺杂区的半导体器件的制作方法，包括：
提供一半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域；
在所述NMOS区域和PMOS区域上各形成至少一个栅极，所述栅极的顶面上形成有刻蚀阻挡层；
在所述栅极侧壁上依次形成栅极侧墙和保护氧化层；
在所述栅极及半导体衬底上覆盖牺牲阻挡层；
利用光刻胶遮挡所述NMOS区域，并在所述PMOS区域的栅极旁的半导体衬底中刻蚀形成硅锗凹槽；
去除所述光刻胶，并在所述硅锗凹槽中填充硅锗化合物，形成硅锗掺杂区；
去除所述牺牲阻挡层，一并去除所述刻蚀阻挡层；以及
去除所述保护氧化层。
2.如权利要求1所述的具有硅锗掺杂区的半导体器件的制作方法，其特征在于，所述刻蚀阻挡层的材质为氮化硅，所述刻蚀阻挡层的厚度为10nm～30nm。
3.如权利要求1所述的具有硅锗掺杂区的半导体器件的制作方法，其特征在于，所述栅极侧墙的材质为氮化硅，所述栅极侧墙的厚度为4nm～10nm。
4.如权利要求3所述的具有硅锗掺杂区的半导体器件的制作方法，其特征在于，采用炉管热氧化法形成所述栅极侧墙，氧化温度为500℃～700℃。
5.如权利要求1所述的具有硅锗掺杂区的半导体器件的制作方法，其特征在于，所述保护氧化层的材质为氧化硅，所述保护氧化层的厚度为2nm～20nm。
6.如权利要求1所述的具有硅锗掺杂区的半导体器件的制作方法，其特征在于，采用湿法刻蚀工艺去除所述保护氧化层，刻蚀物质包括稀释氢氟酸。
7.如权利要求1所述的具有硅锗掺杂区的半导体器件的制作方法，其特征在于，所述牺牲阻挡层的材质为氮化硅或氮氧化硅。
8.如权利要求7所述的具有硅锗掺杂区的半导体器件的制作方法，其特征在于，采用化学气相沉积法或热氧化法形成所述牺牲阻挡层。
9.如权利要求7所述的具有硅锗掺杂区的半导体器件的制作方法，其特征在于，采用湿法刻蚀工艺去除所述牺牲阻挡层，刻蚀物质包括磷酸。
10.如权利要求1所述的具有硅锗掺杂区的半导体器件的制作方法，其特征在于，采用外延生长法形成硅锗化合物。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210046187.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：高介电常数金属栅极制造方法
- 下一篇：半导体产品生产方法及系统
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
