[发明专利]具有硅锗掺杂区的半导体器件的制作方法

说明书

技术领域

本发明涉及一种集成电路制造方法，尤其涉及一种能够在形成硅锗掺杂区的过程中保护栅极不受刻蚀损伤的半导体器件的制作方法。

背景技术

随着半导体制造技术的快速发展，半导体器件的尺寸越来越小且集成度越来越高，在一个集成电路晶圆上已经能够形成数以百万计甚至更多的电路元件。为了达到更高元件集成度，半导体器件的线宽不断缩小，常见的金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Oxide Transistor，MOSFET)的尺寸也必须缩小。

对于28nm级及以下的半导体器件，硅锗掺杂区被广泛使用。硅锗掺杂区是利用刻蚀半导体衬底以形成硅锗凹槽，并在硅锗凹槽中通过外延生长等方法形成的硅锗化合物区域。为避免刻蚀过程中损伤栅极，通常在刻蚀之前在栅极顶面上覆盖氮化硅材质的刻蚀阻挡层。硅锗掺杂区能够通过对半导体衬底产生压应力作用提高沟道的迁移效率，目前，硅锗掺杂区主要用于PMOS晶体管中。随着半导体器件尺寸的不断缩小，栅极之间的距离不断缩小，硅锗化合物与栅极之间的距离随之缩小。光刻工艺、刻蚀工艺中不可避免的误差会使硅锗化合物与栅极之间的距离愈发难以控制，若硅锗掺杂区和栅极之间的距离过近，则会引起器件漏电，若硅锗掺杂区与栅极之间的距离过远，则硅锗掺杂区产生的应力作用难以作用于器件的沟道区。

为解决上述技术问题，现有技术提供一种具有硅锗掺杂区的半导体器件的制作方法，如图1～图3所示，所述半导体衬底10包括PMOS区域1和NMOS区域2，在PMOS区域1和NMOS区域2上各形成至少一个栅极13，接着，在栅极13的侧壁上形成栅极侧墙14，并在栅极13的顶面上形成刻蚀阻挡层15，其后在栅极13及半导体衬底10上覆盖牺牲阻挡层19，所述牺牲阻挡层19依次包括氧化层17和氮化层18，用以避免刻蚀过程中损伤栅极13；然后，如图2所示，利用光刻胶20覆盖NMOS区域2之后，利用干法刻蚀工艺刻蚀PMOS区域1中栅极13旁的半导体衬底，形成硅锗凹槽；其后去除光刻胶20并在硅锗凹槽中填充形成硅锗掺杂区21，形成如图3所示结构。

尽管上述刻蚀过程中由于牺牲阻挡层19以及刻蚀阻挡层15的保护，避免了栅极13的刻蚀损伤。然而，在后续刻蚀去除刻蚀阻挡层15和牺牲阻挡层19的时候，首先同时去除氮化层18和位于PMOS区域1上的刻蚀阻挡层15，然后去除氧化层17之后，由于氧化硅和氮化硅在刻蚀速率上差别较大，会造成在NMOS区域2的栅极13顶面上刻蚀阻挡层15的残留，从而降低NMOS区域2栅极13的电连性能，同时若增加一步刻蚀去除NMOS区域的刻蚀阻挡层15步骤，会同时刻蚀损伤PMOS区域1的栅极13，降低PMOS区域1上栅极13的电连性能，从而影响半导体器件的性能。

发明内容

本发明的目的是提供一种能够在形成硅锗掺杂区的步骤中，有效避免刻蚀损伤栅极结构的同时，有效去除栅极顶面牺牲阻挡层的半导体器件的制作方法。

为解决上述问题，本发明提供一种具有硅锗掺杂区的半导体器件的制作方法，包括：提供一半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域；在所述NMOS区域和PMOS区域各形成至少一个栅极，所述栅极的顶面上形成有刻蚀阻挡层；在所述栅极侧壁上依次形成栅极侧墙和保护氧化层；在所述栅极及半导体衬底上覆盖牺牲阻挡层；利用光刻胶遮挡所述NMOS区域，并在所述PMOS区域的栅极旁的半导体衬底中刻蚀形成硅锗凹槽；去除所述光刻胶，并在所述硅锗凹槽中填充硅锗化合物，形成硅锗掺杂区；去除所述牺牲阻挡层，一并去除所述刻蚀阻挡层；去除所述保护氧化层。

进一步的，所述刻蚀阻挡层的材质为氮化硅，所述刻蚀阻挡层的厚度为10nm～30nm。

进一步的，所述栅极侧墙的材质为氮化硅，所述栅极侧墙的厚度为4nm～10nm。

进一步的，采用炉管热氧化法形成所述栅极侧墙，氧化温度为500℃～700℃。

进一步的，所述保护氧化层的材质为氧化硅，所述保护氧化层的厚度为2nm～20nm。

进一步的，采用湿法刻蚀工艺去除所述保护氧化层，刻蚀物质包括稀释氢氟酸。

进一步的，所述牺牲阻挡层的材质为氮化硅或氮氧化硅。

进一步的，采用化学气相沉积法或热氧化法形成所述牺牲阻挡层。

进一步的，采用湿法刻蚀工艺去除所述牺牲阻挡层，刻蚀物质包括磷酸。

进一步的，在所述硅锗凹槽中填充硅锗化合物的步骤中，采用外延生长法形成硅锗化合物。