[发明专利]用于集成电路对准的结构设计和方法

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及用于集成电路对准的结构设计和方法。

背景技术

半导体集成电路(IC)工业经历了快速发展。IC材料和设计的技术进步产生了多代IC，其中，每一代都具有比先前一代更小的尺寸以及更复杂的电路。通过对经图案化和未经图案化的层的序列进行图案化来制造半导体器件，并且关于连续图案化层的部件彼此空间相关。在制造期间，每个图案化层必须按精确度与先前图案化层对准。图案对准技术通常提供对准标记，从而实现总曝光区域对准。当技术节点继续减小时，已经意识到，这种对准技术不能提供在该区域内的期望对准。

发明内容

本发明提供了多个不同实施例。根据一个实施例，提供了一种半导体器件。半导体器件包括：管芯，包括集成电路区域；装配隔离区域，围绕集成电路区域；以及密封环区域，围绕装配隔离区域。该器件进一步包括：设置在密封环区域或装配隔离区域中的管芯对准(alignment)标记。

其中，管芯对准标记没有被设置在密封环区域或装配隔离区域的角部中。

其中，管芯对准标记包括临界尺寸均匀图案，临界尺寸均匀图案包括：有源OD层、多晶硅POLY层、接触CO层、金属Mx层、以及通孔Vx层。

其中，管芯对准标记包括：框中框对准图案。

其中，管芯对准标记包括：形成在有源OD层、多晶硅POLY层、和/或接触CO层中的至少一种套刻标记。

该器件进一步包括：划线，限定曝光区域的周界；以及曝光区域对准标记，被设置在限定曝光区域的周界的划线内。

该器件进一步包括：多个管芯对准标记，被设置在密封环区域或装配隔离区域内。

其中，设置在密封环区域内的多个管芯对准标记被交替地设置为与密封环区域的外部边缘以及密封环区域的内部边缘邻近。

其中，多个管芯对准标记没有被设置在密封环区域或装配隔离区域的角部中。

另一主要实施例提供了一种半导体器件，包括多个曝光区域、和在每个曝光区域内的多个管芯，其中，每个管芯包括：集成电路区域；装配隔离区域，围绕集成电路区域；以及密封环区域，围绕装配隔离区域。该器件进一步包括划线(scribe line)，限定每个曝光区域和每个管芯；用于每个曝光区域的曝光区域对准标记；以及用于每个管芯的管芯对准表面，将管芯对准标记设置在每个管芯的密封环区域或装配隔离区域内。

其中，管芯对准标记被设置在密封环区域或装配隔离区域的非角部中。

其中，管芯对准标记包括临界尺寸均匀图案或框中框对准图案中的一种，临界尺寸均匀图案包括：有源OD层、多晶硅POLY层、接触CO层、金属Mx层、以及通孔Vx层。

该器件进一步包括：多个管芯对准标记，被设置在每个管芯的密封环区域或装配隔离区域内，其中，多个管芯对准标记被设置在密封环区域或装配隔离区域的非角部中。

其中，设置在密封环区域内的多个管芯对准标记交替地被设置为与密封环区域的外部边缘以及密封环区域的内部边缘邻近。

又一主要实施例提供了一种方法，包括：提供半导体器件；在半导体器件上限定区域，其中，通过划线限定区域的周界；以及在该区域内限定管芯区域，其中，每个管芯区域包括集成电路区域、围绕集成电路区域的装配隔离区域，以及围绕装配隔离区域的密封环区域。方法进一步包括：在密封环区域或装配隔离区域内形成管芯对准标记。

其中，不在密封环区域或装配隔离区域的角部中形成管芯对准标记。

其中，形成管芯对准标记包括形成临界尺寸均匀图案或框中框对准图案中的一种，临界尺寸均匀图案包括：有源OD层、多晶硅POLY层、接触CO层、金属Mx层、以及通孔Vx层。

该方法进一步包括：形成用于限定曝光区域的周界的划线；以及形成曝光区域对准标记，曝光区域对准标记被设置在限定曝光区域的周界的划线内。

该方法进一步包括：在密封环区域或装配隔离区域内形成多个管芯对准标记，其中，不在密封环区域或装配隔离区域的角部中形成多个管芯对准标记。

该方法进一步包括：实施图案识别技术，从而将掩模与管芯对准标记对准；以及将半导体器件曝光，从而形成集成电路区域。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。