[发明专利]非易失性存储器件

说明书

相关申请的交叉引用

本申请要求2011年5月4日提交的申请号为10-2011-0042595的韩国专利申请的优先权，本文通过引用包括该申请的全部内容。

技术领域

本发明的示例性实施例涉及一种非易失性存储器件，更具体而言，涉及一种包括垂直层叠在衬底之上的多个存储器单元的三维(3D)非易失性存储器件。

背景技术

非易失性存储器件是指即使电源被切断也能保留所储存的数据的存储器件。可以使用各种非易失性存储器件，例如，快闪存储器等。

与此同时，在硅衬底之上被形成为单层的二维(2D)存储器件可能达到了集成度的极限，为了进一步提高集成度，可以实施包括垂直层叠在硅衬底之上的多个存储器单元的3D非易失性存储器件。

图1是说明现有3D非易失性存储器件的截面图。

参照图1，在衬底(未示出)之上形成了管道(pipe)栅电极11以及交替层叠的多个层间电介质层12和栅电极层13。

贯穿层间电介质层12和栅电极层13形成了一对沟道孔。管道栅电极11包括形成在其中的管道沟道孔，管道沟道孔将所述一对沟道孔耦接。

在沟道孔和管道沟道孔中顺序地形成有存储层14、沟道层15和电介质层16。

与此同时，在一对沟道孔之间形成有第一沟槽T1，以将用于每个沟道孔的栅电极层13隔离。此外，在彼此相邻但分别属于不同对的沟道孔之间形成有第二沟槽T2，第二沟槽T2将用于每个串的栅电极层13隔离。

根据现有的非易失性存储器件，由于多个存储器单元被垂直地层叠，因此垂直高度增加。另外，沟道孔或沟槽的最上部的水平宽度不可避免地增加。

具体而言，虽然图1示出沟道孔或沟槽具有恒定的宽度，但是由于刻蚀工艺特性的原因，导致所述宽度从沟道孔或沟槽的上部到下部变小。因此，当非易失性存储器件的垂直高度增加时，沟道孔或沟槽的最上部的水平宽度也会增加。相应地，非易失性存储器件的水平面积不可避免地增加。因此，能够防止水平面积增加的结构是有用的。

发明内容

本发明的实施例针对一种能够在不降低操作特性的情况下减小水平面积的非易失性存储器件。

根据本发明的一个实施例，一种非易失性存储器件包括：第一沟道，所述第一沟道包括自衬底垂直地延伸的一对第一柱体以及位于所述一对第一柱体之下并且将所述一对第一柱体耦接的第一耦接部分；第二沟道，所述第二沟道与第一沟道相邻，包括自衬底垂直地延伸的一对第二柱体以及位于所述一对第二柱体之下并且将所述一对第二柱体耦接的第二耦接部分；多个栅电极层和层间电介质层，所述多个栅电极层和层间电介质层沿着第一柱体和第二柱体交替地层叠，其中，最上部的栅电极层包括用于选择晶体管的栅电极层，而除了最上部的栅电极层之外的栅电极层包括用于存储器单元的栅电极层；以及第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽分别将形成在一对第一柱体之间和一对第二柱体之间的多个栅电极层隔离，其中，第一沟道的选择晶体管与第二沟道的选择晶体管共用栅电极层。

一种形成非易失性存储器件的方法包括以下步骤：在衬底之上形成管道栅电极，所述管道栅电极包括掩埋在所述管道栅电极中的第一牺牲层和第二牺牲层；在管道栅电极和牺牲层之上交替地层叠多个第一层间电介质层和栅电极层；选择性地刻蚀至少所述多个层间电介质层和栅电极层以形成第一对沟道孔和第二对沟道孔，其中第一对沟道孔之间的宽度和第二对沟道孔的宽度大于一第一沟道孔与相邻的一第二沟道孔之间的宽度；去除牺牲层以形成第一耦接区和第二耦接区，所述第一耦接区和第二耦接区分别将第一对沟道孔和第二对沟道孔耦接；在第一对沟道孔和第二对沟道孔以及第一耦接区和第二耦接区的内壁上形成第一存储层和第一沟道层；以及刻蚀第一对沟道孔和第二对沟道孔之间的多个层间电介质层和栅电极层以形成沟槽。

附图说明

图1是说明现有3D非易失性存储器件的截面图。

图2至图7是说明根据本发明的一个实施例的非易失性存储器件及其制造方法的截而图。

图8是说明根据本发明所述实施例的非易失性存储器件的电路图。

具体实施方式

下面将参照附图更详细地描述本发明的示例性实施例。但是本发明可以用不同的方式实施，并不应当解释为限定为本文所列的实施例。确切地说，提供这些实施例是为了使本说明书充分和完整，并向本领域技术人员充分传达本发明的范围。在本说明书中，相同的附图标记在本发明的不同附图和实施例中表示相同的部分。