[发明专利]一种高擦写速度的SONOS单元晶体管及其制造方法

说明书

技术领域

本发明涉及硅-氧化硅-氮化硅-氧化硅-硅(SONOS)存储器，具体地，涉及一种高擦写速度的SONOS单元晶体管及其制造方法。

背景技术

非挥发性半导体存储器的基本工作原理是在一个MOSFET的栅介质中存储电荷。其中电荷被存储在一个适当的介质层的分立的俘获中心里的器件被称为电荷俘获器件。这类器件中最常用的是硅-氧化硅-氮化硅-氧化硅-硅(SONOS)存储器。

用于快闪存储器单元中的存储数据的主要两种存储机制是沟道热电子（CHE）注入和F-N隧穿效应。沟道热电子注入被认为在经过长期循环后仍然是相当可靠的，原因是它没有在隧穿氧化层上施加很大的应力。但是CHE的缺点在于编程效率低。沟道热电子注入是用沟道中的横向电场来加速电子，当电子被加速到获得一个足以克服势垒的高能量时，就会发生热电子注入。编程时，漏极和栅极都要施加相对较高的电压，漏极直接与电压源相连，而栅极电压则取决于电容耦合。为了有效编程，晶体管应当偏置在饱和区，使穿过夹断点的电子在漏端耗尽区内建立起大的横向电场。栅的这种偏置状态使源附近的沟道反型层较宽，并随着趋近夹断点，沟道反型层变得较窄，以使穿过夹断点的电子在漏端耗尽区内的高电场内被强烈的加速。这样部分电子获得足够的高能量时，就发生热电子注入，但由于只有一小部分沟道对编程是有效的，因此热电子注入编程效率不高。

因此，提供一种利用应变硅技术提高SONOS的擦写速度的方法以及高擦写速度的SONOS单元晶体管就显得尤为重要了。

发明内容

本发明的目的是通过使SONOS单元晶体管的电子迁移率提高，从而实现提高热电子注入机制的SONOS编程效率及速度。

本发明公开一种高擦写速度的SONOS单元晶体管，包括若干成对PMOS和NMOS，所述NMOS包括：

具有若干成对有源区的P型硅衬底，每一对有源区之间形成有沟道；

栅极，位于所述沟道上方，所述栅极的侧墙之间具有氧化硅-氮化硅-氧化硅层，所述氧化硅-氮化硅-氧化硅层上为多晶硅；

所述成对有源区的外围的两侧分别设置有浅沟槽隔离区；

其中，所述NMOS的有源区成对有源区包括碳化硅。

上述的高擦写速度的SONOS单元晶体管，其中，所述成对有源区包括源极和漏极。

根据本发明的一个方面，还公开一种制造上述高擦写速度的SONOS单元晶体管的方法，其中，在形成若干浅沟槽隔离区的P型衬底上制作完栅极的侧墙后，还包括如下步骤：

步骤1，沉淀阻挡层覆盖所述晶体管；

步骤2，刻蚀去除覆盖在NMOS区域上方的阻挡层使所述NMOS区域暴露；

步骤3，刻蚀NMOS区域栅极的两侧有源区位置的硅；

步骤4，通过选择性外延工艺，在所述有源区位置沉淀碳化硅；

步骤5，进行高温退火，使所述碳化硅对沟道产生张应力。

上述的方法，其中，在完成步骤5后，还包括去除阻挡层的步骤。

为了提高热电子注入机制的SONOS编程效率及速度，本发明从提高沟道载流子迁移率的角度着手。载流子迁移率可由方程μ=qt/m*决定，其中q为电子电荷，m*为载流子有效质量，t为两次散射间的平均寿命，因此散射概率为1/t。

本发明利用应力硅技术，在SONOS侧墙形成后，在源漏区回刻后沉积碳化硅，通过退火使源漏对SONOS单元沟道产生张应力，使硅的能带发生分裂，分裂的结果导致沿沟道方向的电子有效质量减小，同时电子的能谷散射概率也降低，使SONOS单元晶体管的电子迁移率显著提高，从而改善热电子注入机制的SONOS编程效率及速度。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了部分部件，对于相同部件，仅标示其中部分，本领域技术人员可以结合具体实施方式部分理解。

图1示出了根据本发明，SONOS单元器件侧墙形成后的剖面图；

图2为NMOS区域窗口开启,沉淀碳化硅的示意图； 

图3为碳化硅形成后的结构示意图；以及

图4为通过高温退火工艺，使源漏区域的碳化硅对沟道产生张应力的示意图。

具体实施方式

以下结合附图及具体实施方式对本发明进行进一步详细说明。此处所描述的具体实施方式仅用于解释本发明，并不用于限定本发明的保护范围。