[发明专利]一种用于防止封装样品被静电损伤的保护装置

说明书

技术领域

本发明涉及一种保护装置，尤其涉及一种用于防止封装样品被静电损伤的保护装置。

背景技术

在电子、通信、航空航天等高新产业迅速崛起的当今，尤其是电子仪器仪表和设备等电子产品日趋小型化，多功能及智能化。高密度集成电路已经成为电子工业对上述要求中不合缺少的器件。这种器件具有线间距短、线细、集成度高、运算速度快、低功率和输入阻抗高的特点。因而导致这类器件对静电越来越敏感。

在我国，因静电造成的损失也很严重。人们已经充分意识到静电给电子器件所带来的危害；并依赖于掌握和了解静电与环境条件的关联性和静电发生的规律，采取了在生产过程中对静电消除的控制。但是，目前在对于器件可靠性实验用的样品，在测试的过程中，并没有要求静电保护电路，在封装及后续的保存、使用中，都很容易受到静电的破坏，造成样品失效率过高，严重增加可靠性测试的成本及信赖度。

如图1所示，当静电直接接触实验用的样品1，在没有任何保护的情况下静电只能通过待测试样品1传导，从而损坏样品1。

发明内容

发明公开了一种用于防止封装样品被静电损伤的保护装置。用以解决现有技术中对器件可靠性测试时，在封装及后续的保存、使用中，都很容易受到静电的破坏，造成样品失效率过高，严重增加可靠性测试的成本及信赖度。

为实现上述目的，发明采用的技术方案是：

一种用于防止封装样品被静电损伤的保护装置，包括：包括一套盖，其中，所述套盖中心设有开孔，所述套盖两侧向下翻折形成套脚，所述套盖用于覆盖于封装基座的上表面。

上述的保护装置，其中，所述封装基座上表面设有芯片，所述开孔在垂直方向上对准所述芯片，并且所述开孔的平面尺寸面积大于所述芯片的面积。

上述的保护装置，其中，所述封装基座的两侧设有垂直向下延伸的接脚，所述套盖两侧的套脚用于夹在所述封装基座两侧的接脚的外侧。

上述的保护装置，其中，套盖是由导电材料构成的。

上述的保护装置，其中，所述套盖覆盖于封装基座的上方时，通过所述开孔将所述芯片上的金属焊盘利用引线键合至封装基座上表面上的引脚焊盘上

本发明中一种用于防止封装样品被静电损伤的保护装置，采用了如上方案具有以下效果：

1、有效地抑制被测样品中静电的产生；

2、同时能够对在封装过程中所产生的静电安全地引出封装基板外，从而使封装中的被测样品可免于静电放电的破坏，以提高封装产品的良好率。

附图说明

通过阅读参照如下附图对非限制性实施例所作的详细描述，发明的其它特征，目的和优点将会变得更明显。

图1为常规情况下静电接触待测试样品时传导的示意图；

图2为一种用于防止封装样品被静电损伤的保护装置的套盖示意图；

图3为一种用于防止封装样品被静电损伤的保护装置的基座示意图；

图4为一种用于防止封装样品被静电损伤的保护装置的示意图

图5为静电接触保护装置时传导静电的示意图。

参考图序：样品1、封装基座2、芯片3、接脚4、套盖5、套脚6、开孔7。

具体实施方式

为了使发明实现的技术手段、创造特征、达成目的和功效易于明白了解，下结合具体图示，进一步阐述本发明。

如图2、3所示，在本发明的具体实施例中，一种用于防止封装样品被静电损伤的保护装置，包括：一套盖5，其中，套盖5的中心设有开孔7，套盖5两侧向下翻折形成套脚6，套盖5用于覆盖于封装基座2的上表面。进一步的，在此的封装基座2中的上表面的中心处设有芯片3，封装基座2的两侧向下竖立均设有多根接脚4，每一接脚4之间的间距相等。

进一步，在套盖5所设有开孔7在垂直方向上对准于基座上芯片3的位置，开孔7的平面尺寸面积大于芯片3的的面积，在当套盖5覆盖于封装基座2上方时，芯片3从开孔7中露出。更进一步的，在本发明的具体实施例中，在当套盖5覆盖于封装基座2上方后，通过开孔7将芯片3上的金属焊盘（信号或电极端子，为金属焊盘I/O PAD）利用引线（WIRE）键合（Bonding）至封装基座上表面上的引脚焊盘上（引脚焊盘其实是电性连接到位于封装基座两侧的引脚上）。

进一步的，当套盖5覆盖于封装基座2后，套盖5两侧的套脚6用于夹在封装基座两侧的接脚的外侧，更进一步的，套脚6覆盖于基座与接脚4的连接处并与接脚4连接，

进一步的，套盖5覆盖于封装基座2的上方时，通过开孔7将芯片3上的金属焊盘利用引线键合至封装基座2上表面上的引脚焊盘上（图中未显示）。