[发明专利]SRAM单元的制备法

说明书

技术领域

本发明涉及一种半导体器件的制备方法，尤其涉及一种静态随机存储器（SRAM）单元的形成方法、以及所述方法制备的SRAM器件。

背景技术

随着微电子技术的不断发展，存储器呈现出高集成度、快速、低功耗的发展趋势。相比于DRAM，静态随机读写存储器（SRAM）不需要刷新电路即能保存内标存储的数据，而且，不像DRAM那样每隔一段时间需要固定刷洗充电，否则内部数据会消失，因此，SRAM具有更好的性能。作为存储器大家庭中的一员，SRAM近年来得到了长足的发展，作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。

但是SRAM集成度较低，与相同容量的DRAM相比，需要很大的体积，因此，SRAM的一个重要指标就是其面积。为了节约面积，目前90nm以下工艺代中，基本都采用如图1所示的SRAM的结构。图1为SRAM单元的版图，包括有源区1、多晶硅栅2、和接触孔这三个层次，为了节约面积，90nm以下工艺代中，都采用了共享接触孔这一技术，通过缩短连线以达到节约面积的目的。共享接触孔31与普通接触孔32的大小不同，且为长方形，把多晶硅栅2和有源区1直接相连。

共享接触孔虽然可以节省SRAM的面积，但会带来工艺上的问题。沿图1中切线（箭头）做截面图对所带来的问题进行解释，截面如图2所示。图2A为接触孔刻蚀前的截面图，在多晶硅栅2两侧的部分有源区上，覆盖有侧墙6，侧墙6通常为氮化硅；侧墙6外侧有源区由注入形成重掺杂区域7；侧墙6下面的有源区由注入形成轻掺杂区域8；多晶硅栅2、侧墙6、以及有源区1之上覆盖有接触孔刻蚀停止层9和层间介质10，接触孔刻蚀停止层9通常为氮化硅薄膜；接下来进行接触孔刻蚀，以及钨填充和钨平坦化工艺，形成共享接触孔31，其截面如图2B所示。如果工艺未进行优化，则侧墙6会被完全刻蚀掉，共享接触孔31会停在轻掺杂区域8之上，由于轻掺杂区域8结深较浅，从而很容易引起漏电的问题。

目前集成电路设计中，50%以上的SOC芯片面积是由SRAM占据，存储器功耗占整个SOC芯片的25%~50%，随着工艺的不断进步，这个比例还将越来越大，因此，SRAM功耗问题越来越引起人们的关注，其中，漏电流功耗占SRAM总功耗的比重随着CMOS工艺的进步越来越大，因此，减小SRAM的漏电非常重要。

发明内容

针对目前漏电问题，本发明提出了一种新的SRAM单元的制备方法，该方法可以减小静态随机存储器的漏电流。

本发明的第一个方面是提供一种SRAM单元的制备方法，步骤包括：

步骤1，提供衬底，衬底中包括有源区、浅沟槽和掺杂区，浅沟槽与掺杂区不接触；在衬底上形成有多晶硅栅极；掺杂区包括重掺杂区和靠近多晶硅栅极的轻掺杂区；

在多晶硅栅极的至少靠近掺杂区的一侧沉积一层第一刻蚀阻挡层（作为沉积接触孔刻蚀停止层），使所述第一刻蚀阻挡层覆盖轻掺杂区上方；

多晶硅栅极两侧形成侧墙；

步骤2，在衬底、多晶硅栅极以及侧墙上方依次沉积第二刻蚀阻挡层和层间介质；

步骤3，在多晶硅栅极和掺杂区上方进行接触孔刻蚀工艺，形成共享接触孔，刻蚀过程中，第二刻蚀阻挡层与第一刻蚀阻挡层刻蚀速度比大于1（高第二刻蚀阻挡层/第一刻蚀阻挡层选择比），使共享接触孔刻蚀停止在第一刻蚀阻挡层、多晶硅栅极、和掺杂区上表面。

其中：

所述第一刻蚀阻挡层优选为碳化硅。

所述第二刻蚀阻挡层优选为氮化硅。

所述侧墙优选为氮化硅。

本发明的第二个方面是提供一种SRAM单元，包括衬底，衬底中包括有源区、浅沟槽和掺杂区，浅沟槽与掺杂区不接触；在衬底上形成有多晶硅栅极，掺杂区包括重掺杂区和靠近多晶硅栅极的轻掺杂区。

在多晶硅栅极和掺杂区上方有共享接触孔，在共享接触孔与轻掺杂区之间有第一刻蚀阻挡层。

多晶硅栅极不与共享接触孔接触的一侧形成有侧墙，侧墙与多晶硅栅极之间可以有第一刻蚀阻挡层，也可以没有第一刻蚀阻挡层。

在共享接触孔两侧的衬底以及多晶硅栅极和侧墙上方依次沉积有第二刻蚀阻挡层、和层间介质。

在共享接触孔下方可以没有侧墙，但是也可以有侧墙存在。

第一刻蚀阻挡层还可以覆盖多晶硅栅极接触共享接触孔的一侧。

其中：

所述第一刻蚀阻挡层优选为碳化硅。

所述第二刻蚀阻挡层优选为氮化硅。

所述侧墙优选为氮化硅。