[发明专利]半导体器件的制造方法和计算机存储介质

说明书

技术领域

本发明涉及半导体器件的制造方法和计算机存储介质。

背景技术

目前，在半导体器件的制造工序中，进行使等离子体作用于半导体晶片等的基板上，实施蚀刻或成膜等处理的等离子体处理。在这样的半导体器件的制造工序例如NAND型闪存的制造工序中，已知有对介电常数不同的两种膜例如交替叠层有绝缘膜和导电膜的多层膜，进行等离子体蚀刻和掩模的修整(塑形)，形成台阶状结构(例如参照专利文献1)。

现有技术文献

专利文献1：日本特开2009-170661号公报

发明内容

发明想要解决的问题

如上述方式，在由介电常数不同的两种膜例如交替叠层有绝缘膜和导电膜的多层膜形成台阶状结构的半导体器件的制造工序中，存在如下问题：工序数多，制造效率差，并且由于堆积物的影响，难以形成多级形状良好的台阶状结构。

本发明是对应上述现有情况而完成的，提供能够高效地形成多级形状良好的台阶状结构的半导体器件的制造方法和计算机存储介质。

本发明的半导体器件的制造方法的一个方式，其蚀刻基板形成台阶状结构，上述基板具有：多层膜，交替叠层有具有第一介电常数的第一膜和具有与第一介电常数不同的第二介电常数的第二膜；和位于上述多层膜的上层作为蚀刻掩模发挥作用的光致抗蚀剂层，上述半导体器件的制造方法的特征在于，包括：第一工序，以上述光致抗蚀剂层为掩模，对上述第一膜进行等离子体蚀刻；第二工序，将上述光致抗蚀剂层暴露于含氢等离子体；第三工序，修整上述光致抗蚀剂层；和第四工序，以通过上述第三工序修整过的光致抗蚀剂层和在上述第一工序中进行了等离子体蚀刻的上述第一膜为掩模，蚀刻上述第二膜，通过反复进行上述第一工序至上述第四工序，使上述多层膜为台阶状结构。

发明效果

根据本发明，能够提供能够高效地形成多级形状良好的台阶状结构的半导体器件的制造方法和计算机存储介质。

附图说明

图1是示意性表示用于本发明的一个实施方式的等离子体处理装置的概略结构的图。

图2是示意性表示用于本发明的一个实施方式的半导体晶片的截面的概略结构的图。

图3是表示本发明的一个实施方式的工序的流程图。

图4表示SiF4的流量和修整比的关系。

符号说明

200……光致抗蚀剂膜

201……二氧化硅膜

202……多晶硅膜

210……叠层膜

W……半导体晶片

具体实施方式

以下，参照附图对本发明的实施方式进行说明。图1表示用于实施方式的半导体器件的制造方法的等离子体处理装置的结构。等离子体处理装置，具有：气密地构成，为电气接地电位的处理腔室1。

该处理腔室1呈圆筒状，例如由在表面形成有阳极氧化被膜的铝等构成。在处理腔室1内设置有载置台2，其大致水平地载置有作为被处理基板的半导体晶片W。该载置台2兼为下部电极，例如由铝等导电性材料构成，隔着绝缘板3被支承于导体的支承台4上。另外，在载置台2上的外周部分，以包围半导体晶片W的周围的方式设置有形成为环状的聚焦环5。

载置台2，经由第一匹配箱11a与第一高频电源10a连接，并经由第二匹配箱11b与第二高频电源10b连接。从第一高频电源10a向载置台2供给规定频率(例如100MHz)的高频电力。另一方面，从第二高频电源10b向载置台2供给比第一高频电源10a低的规定频率(例如13.56MHz)的高频电力。

另一方面，与载置台2相对地在其上方以与载置台2平行相对的方式设置有喷淋头16，该喷淋头16为接地电位。所以，这些喷淋头16和载置台2作为一对相对电极(上部电极和下部电极)发挥作用。

在载置台2的上表面设置有用于静电吸附半导体晶片W的静电卡盘6。该静电卡盘6构成为在绝缘体6b之间夹有电极6a，电极6a与直流电源12连接。而且，通过从直流电源12向电极6a施加直流电压，由此通过库仑力等吸附半导体晶片W。