[发明专利]一种数据总线分时复用方法、系统及电子支付密码器

说明书

技术领域

本发明属于电子支付密码器领域，尤其涉及一种数据总线分时复用方法、系统及电子支付密码器。

背景技术

目前市场上有多种成本低廉的用于某种特定场合的专用微处理器芯片，如专用于数码相框市场的流媒体芯片，该类芯片的针对性较强，外设仅支持现有应用，如SDRAM、SPI FLASH、液晶屏、USB、多功能读卡器、RTC、喇叭、AD转换等，如果需要扩展多个设备，则需要增加大量的外围逻辑器件，直接抵消掉专用微处理器的成本优势。

另外，大屏幕TFT彩屏逐渐成为市场热点，新产品开发中多采用7寸TFT彩屏，但带有驱动能力的微处理器多是专用处理器，如数码相框类微处理器，其成本低廉，功耗低和性能高，但资源有限，需要扩展加密芯片，无线键盘，用户密码卡，以及电源充放电等设备；常规设计是通过内部硬件译码器，锁存器完成地址分配，用以操作外部扩展设备；选用具有TFT驱动能力的ARM系列芯片，功能全、成本高，视频解码、音频解码等软件需要自行设计，软件开发周期长。

发明内容

本发明实施例的目的在于提供一种数据总线分时复用方法，旨在解决现有的微处理器如需扩展外设则成本高、软件开发周期长的问题。

本发明实施例是这样实现的，一种数据总线分时复用方法，包括下述步骤：

S1：当需要对第一芯片进行读/写操作时，通过第二控制线控制第二芯片处于不使能状态；

S2：当对所述第一芯片的读/写操作完成后，通过第一控制线控制所述第一芯片处于不使能状态；

S3：当需要控制外围设备时，通过第一控制线控制第一芯片的总线处于高阻状态，根据需要改变总线数据，将总线数据输出至所述第二芯片的输出端，并通过第二控制线关闭所述第二芯片，同时输出的数据被锁存到所述第二芯片的输出端。

更进一步地，所述第一芯片为密码芯片，所述第二芯片为数据锁存芯片。

更进一步地，所述外围设备包括：连接在所述数据锁存芯片的输出控制端的开关机模块、用户卡模块以及无线键盘模块。

更进一步地，所述步骤S1具体为：从总线上送一组数据，使得所述数据锁存芯片的第3位SS10B_RST信号为0，密码芯片退出省电模式进入工作状态，第一控制线控制密码芯片处于不使能状态，对密码芯片进行读/写操作。

更进一步地，所述步骤S2具体为：使总线进入高阻状态，通过第二控制线控制所述数据锁存芯片处于使能状态，从总线上送一组数据，使得数据锁存芯片的第3位SS10B_RST信号为1，所述密码芯片进入省电模式。

本发明实施例的目的还在于提供一种数据总线分时复用系统，包括：控制器，内置有控制软件，分别通过第一控制线和第二控制线输出控制信号；第一芯片，通过数据总线与所述控制器进行数据交换，并根据所述第一控制线输出的控制信号进行读/写操作；以及第二芯片，通过数据总线与所述控制器进行数据交换，并根据所述第二控制线输出的控制信号将总线数据锁存在所述第二芯片的输出端，对连接在所述第二芯片的输出端的外围设备进行控制。

更进一步地，所述第一芯片为密码芯片，所述第二芯片为数据锁存芯片。

更进一步地，其特征在于，所述外围设备包括：连接在所述数据锁存芯片的输出控制端的开关机模块、用户卡模块以及无线键盘模块。

本发明实施例的目的还在在于提供一种电子支付密码器，包括微处理器，还包括上述的数据总线分时复用系统，所述数据总线分时复用系统与所述微处理器连接，用于扩展外围设备。

本发明提供的数据总线分时复用方法通过软件编程可实现数码相框微处理器的数据总线分时复用给多个设备，利用软件分时操作而互不干扰，充分有效的使用了现有数量有限的总线，使系统设计更简洁可靠，成本更低。

附图说明

图1是本发明实施例提供的数据总线分时复用系统的模块结构示意图；

图2是本发明实施例提供的电子支付密码器的模块结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明通过软件编程可实现数码相框微处理器的数据总线分时复用给多个设备，利用软件分时操作而互不干扰，充分有效的使用了现有数量有限的总线，使系统设计更简洁可靠，成本更低。

本发明实施例提供的数据总线分时复用方法包括下述步骤：