[发明专利]芯片封装测试装置及其使用的引线框架

说明书

技术领域

本发明涉及半导体芯片封装领域，尤其涉及一种半导体芯片封装测试装置及其使用的引线框架。

背景技术

传统的半导体芯片的后测试封装流程包括：封装工序→切筋成型→打印信息→成品测试→合格品识别→包装，如图1所示。其中成品测试工位通过自动测试设备将缺陷产品分离，从而确保仅有合格产品被送往包装工位及客户。合格品识别即芯片选取是通过图像识别技术把晶圆上测试为坏品的芯片(有墨点标记)丢弃，只抓取测试通过的芯片贴装在引线框架上。

传统芯片封装测试方法基于单个芯片的测试，其特点是能通过测试结果实时地将产品分类。这种测试方法十分直观且易于建立，因而得到广泛的应用。但是，随着半导体芯片尺寸越来越小，使得传统的芯片封装测试方法成为限制芯片工艺发展的瓶颈，具体地说，其局限性有如下几个方面：

a)测试速度慢，生产周期长。传统测试方法是基于单个芯片的测试，测试设备每次只能提供少数的管脚连接，因而单个测试周期只能测试少数的芯片(一般不超过8个)。

b)人为因素大，质量风险高。由于合格产品与缺陷产品从外观上并无任何区别，一旦在测试过程或产品搬运过程中造成混料，将无法分辨。对于需多次测试的产品，其质量风险更高。

c)接触不良引起的测试失效率高。传统的测试设备由于每个芯片都需要单独定位连接。因而更容易产生因接触不良引起的测试失效，从而造成不必要的成本浪费。

目前，现有技术中出现了较先进的并行测试方法，其中，STRIP TEST测试方法是一种基于引线框架的并行测试方法，如图2所示，该方法改进了传统的封装测试流程，即在切筋工位后直接对位于引线框架上的条形芯片(strip)进行测试，并且根据测试结果对合格产品与缺陷产品打印上不同的内容，从而实现了一次性对整个引线框架上所有芯片进行连接测试的并行测试，极大的提高了测试效率。

得益于STRIP TEST测试方法有别于传统的机械手系统和接触装置的设计，并行连接通道的数量已不再是瓶颈，因而其并行测试能力较传统的芯片封装测试工艺有极大提升。然后，在传统工艺中，由于引线框架上封装芯片的密度较低、引线框架刚性较差，对芯片封装测试工艺效率的提升遇到了瓶颈，STRIP TEST测试方法不能充分发挥它的优势。

例如，传统的SO8-N芯片封装采用5x3x8阵列，即在57mmx215.7mm的基材上集成120粒产品的引线框架，其具有以下局限性：

1)有效芯片区相对于整条引线框架所占的比例太低(仅占总面积的55.7％)，其他部分都作为边角料，最终被丢弃，这就直接导致了引线框架材料的浪费。

2)对于注胶道设计尺寸不合理，导致在模封工位的模封树脂浪费严重，对于基于整片框架的工艺流程(如模封等)来说，由于一次有效工作的产品数仅为120粒，这就在很大程度上影响了相应工位的工作效率。

因此，为进一步提升芯片封装测试工艺中的并行测试技术，需要研发封装单元密度更高的芯片封装测试装置及其专用的引线框架。

发明内容

本发明的目的在于提供一种封装单元密度更高的芯片封装测试装置及其专用的引线框架。

为实现上述目的，本发明的技术方案如下：

一种芯片封装测试装置，用于在切筋工位后直接对位于具有唯一二维标识码的引线框架上的封装单元芯片进行测试，芯片端部和引线框架相连，每个封装单元的芯片引脚跟引线框架分离；该芯片封装测试装置包括测试处理单元、接触器支架和多个接触器单元，引线框架固设于接触器支架上，接触器单元上设有由多个接触探针组成的探针阵列，接触探针之间的间隔尺寸与引线框架上封装芯片引脚之间的间隔尺寸在横向和纵向上相匹配，接触探针采用平台接触方式设置于接触器支架上且与封装芯片引脚电性相连，封装芯片的数量为接触探针阵列中所含接触探针数量的整倍数；其中，引线框架上的注塑胶道包括多个胶囊形狭槽，两个胶囊形狭槽的连接间隔位于芯片引脚的位置，且胶囊形狭槽位于芯片端部的位置且成一一对应关系，注塑胶道位于引线框架的上表面。

作为本发明上述芯片封装测试装置的一种优选方案：接触器单元上还设有一个微调机构，用于调节阵列式接触探针间的横向和纵向的间隔尺寸。

作为本发明上述芯片封装测试装置的进一步改进：它还包括三维成像识别分辨单元，识别分辨单元在包装工位上，采用三维成像识别分辨技术，从上、侧、下三个方向对封装芯片进行分辨检测。

作为本发明上述芯片封装测试装置的一种优选方案：引线框架注塑胶道的宽度为1.57mm。这种方案提高了芯片产品封装测试时的集成度，使得模封树脂的利用率从34％提高到61.5％。