[发明专利]锗基赝砷化镓衬底的制备方法

说明书

技术领域

本发明涉及利用MOCVD外延、低温缓冲层技术来生长与锗晶格匹配的赝砷化镓衬底的制备方法。

背景技术

锗基III-V族化合物半导体材料的制备开始于上世纪80年代，并且一直是异质外延的重点和难点。因为锗的机械强度高、价格低、工艺成熟、高效率/质量比等优点，GaAs/Ge的外延主要是针对太阳能电池为目标。然而，由于砷化镓与锗材料较小的晶格失配(大约-0.08％)和较小的热膨胀系数差(锗5×10^-6K^-1砷化镓5.75×10^-6K^-1)，进入21世纪以来，随着微电子和光电子产业的发展，以Ge作为缓冲层制备高质量的硅基III-V族化合物半导体材料变得尤为重要。

根据国际半导体产业技术发展蓝图(ITRS2009)的预测，2012年MPU的物理栅长将缩小到22纳米。然而，随着集成电路技术发展到22纳米技术节点及以下时，硅集成电路技术在速度、功耗、集成度、可靠性等方面将受到一系列基本物理问题和工艺技术问题的限制，并且昂贵的生产线建设和制造成本使集成电路产业面临巨大的投资风险，传统的硅CMOS技术采用“缩小尺寸”来实现更小、更快、更廉价的逻辑与存储器件的发展模式已经难以持续。因此，ITRS清楚地指出，“后22纳米”CMOS技术将采用全新的材料、器件结构和集成技术，集成电路技术将在“后22纳米”时代面临重大技术跨越及转型。

III-V族半导体的电子迁移率远大于硅(GaAs、InAs的电子迁移率分别可达到9000cm²/(V·s)、40000cm²/(V·s)，而硅的只有1300cm²/(V·s))，它们在低场和高场下都具有优异的电子输运性能，是超高速、低功耗nMOS的理想沟道材料。为了应对集成电路技术所面临的严峻挑战，采用与硅工艺兼容的高迁移率III-V族半导体材料代替硅沟道，以大幅提高逻辑电路的开关速度并实现低功耗工作研究已成为近期全球微电子领域的前言和热点。

同时，硅材料作为微电子技术的基础，是最为广泛研究的半导体材料；硅加工技术的成熟程度远高于III-V族化合物半导体材料。然而，硅基发光问题一直没有得到很好地解决。考虑到基于GaAs、InP衬底的成熟的光电子技术，硅基III-V族化合物半导体激光器的制备是解决硅基光互连问题的一个可行性方案。

在Si衬底上外延高质量的III-V族半导体材料是制备Si基微电子器件和发光器件的前提。GaAs是研究较为成熟的III-V族材料，本方法采用GaAs作为III-V的代表来研究外延问题。Si和GaAs的晶格适配较大(4.1％)，热失配较大(Si和GaAs的热膨胀系数分别为2.59×10^-6K^-1，5.75×10^-6K^-1)，因此在异质外延时会产生大量的位错。这样需用Ge作为缓冲层是解决GaAs/Si外延的一个有效途径。

发明内容

本发明的目的在于，提供一种锗基赝砷化镓衬底的制备方法，该方法可制备高质量锗基赝砷化镓材料，为Si基GaAs器件奠定衬底基础，特别是高迁移微电子器件和解决硅基发光提供了一种可行方案。该方法通过MOCVD外延技术并结合改变原料的低温缓冲层外延与锗匹配的赝砷化镓层，抑制了GaAs/Si界面失配位错和APD向外延层的延伸；低生长速率的控制可以有效地控制缺陷，从而得到高质量的锗基赝砷化镓材料。

本发明提供一种锗基赝砷化镓衬底的制备方法，包括以下步骤：

步骤1：清洗锗衬底，放入MOCVD设备的反应室；

步骤2：采用700℃高温处理锗衬底；

步骤3：采用MOCVD的方法，在锗衬底上外延生长缓冲层；

步骤4：在缓冲层上，生长赝GaAs层，完成材料的制备。

本发明的特点是：

1、用金属有机物化学气相外延与低温缓冲层技术结合，在锗衬底生长高质量的赝砷化镓异质外延层，使GaAs/Ge界面的失配位错和反相畴边界在界面得到抑制。

2、通过改变生长原料，降低生长温度，优化生长速率等其他参数，减少异质界面的缺陷，提高外延层的质量。

3、在GaAs顶层是掺入In源，得到低铟组分的与锗衬底晶格匹配的赝砷化镓层是抑制缺陷的主要步骤。

附图说明

为进一步说明本发明的具体技术内容，以下结合实例及附图详细说明如后，其中：